Metodologia de Reconfiguração de Hardware utilizando o Sinal de TV Digital

O presente artigo apresenta um modelo de Set-top Box (STB) com decodificador de vídeo reconfigurável, funcionando a partir do sinal aberto de TV Digital (TVD). O modelo foi baseado em uma plataforma comercial e utiliza um módulo de Field Programmable Gate Array (FPGA) para o processo de reconfiguração, no qual é prevista a atualização do decodificador de vídeo H.264. O sistema efetua a reconfiguração do FPGA a partir de um feixe de bits contendo a descrição de hardware (H.264), o qual é  transmitido juntamente com o conteúdo de TV em alta definição (High Definition Television --  HDTV). Dessa maneira, todos os receptores na área de cobertura da transmissora de TVD podem ser atualizados através de um único sinal. A transmissão e a recepção dos dados de atualização fazem parte do modelo conceitual proposto, cujo desenvolvimento objetiva  a minimização do legado normalmente existente na implantação ou na evolução de um sistema de TVD. Assim, futuras revisões nas normas de TVD poderiam ocorrer sem a necessidade de troca de equipamento

Modulo LDPC para sistemas de telecomunicações DVB-S2X

Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama (FGA), Engenharia Eletrônica, 2019.A comunicação sempre foi fundamental para a história humana e hoje não é diferente. Atualmente, a comunicação não depende mais exclusivamente das relações pessoais, mas acontece principalmente através da tecnologia. Com o advento das tecnologias, tornou-se possível aos indivíduos manter contato, realizar ações e até mesmo cumprir suas atividades profissionais à distância. Como tal, os avanços no campo das comunicações são primordiais para o desenvolvimento profissional da sociedade moderna. Neste cenário tem-se o acesso a informação sem necessidade de estar fisicamente ligado a uma rede, neste caso com a tecnologia de envio de informações sem fio, aonde um dos maiores protagonistas se condiz ao satélite. Para que isso seja possível é necessário que exista um sistema eficaz e que seja capaz de cumprir com isto. Assim o sistema de comunicação via satélite nos dias atuais deixou de ser opcional ao homem e passou a ser uma necessidade. Em qualquer comunicação via satélite é necessário a integração e existências de diversos sistemas. O satélite e a unidade em terra são essenciais. Não atrás destes está o meio e como ocorre a comunicação. A comunicação em questão é feita tendo como canal o ar enquanto como ocorre tem sua consistência em um padrão. Padrão é o estabelecimento de protocolos que permitem que a comunicação aconteça de forma que formaliza uma comunicação. Existem diversos padrões existentes, não apenas na tecnologia de telecomunicação mas em todos o ato de mandar e receber sinal. Dentre esses padrões um de demasiada importância é o DVB-S2X, este apresenta uma operação muito próxima do limite de Shannon e baseia seu FEC na correção de erro com o uso de um LDPC concatenado com um BCH. Aqui vale iterar sobre o LDPC, esse pertence a uma classe de códigos de bloco linear e tem a habilidade de detectar e corrigir erros causados por ruídos do canal de comunicação. Este trabalho traz a implementação do decodificador de erros LDPC do padrão DVB-S2Xcom a utilização de recursos de hardware de forma compatível com as taxas de transmissão do sistema referente. Tendo como intuito a implementação em FPGA de arquiteturas compatíveis com o LDPC usado no padrão de comunicação DVB-S2X. O LDPC de forma geral apresenta uma característica de serem altamente paralelizáveis, normalmente na literatura com 180 ou 360 FUs. No caso deste trabalho a implementação ocorre com 360 células. Para tal será usado a plataforma de hardware Xilinx - NEXYS 4 com uso do software VIVADO 2018.3. Foi feita a implementação das arquiteturas, sua simulação, síntese, mapeamento e roteamento em FPGA, e obtido informações acerca da frequência máxima de operação, consumo de recursos e energia acerca do funcionamento do LDPC.Communication has always been pivotal to the human history,and today it is no different. In these days, communication no longer depends exclusively in the personal relationships, but happens mostly through technology. With the advent of technologiesm it has become possible for individuals to maintain contact, carry out actions and even comply with their professional activities at a distance. As such, advancements in the field of communications are primordial to the professional development of the modern society. In this scenario one has the access to information without the need to be physically physically connected to a network, in this case the technology of wireless information sending, where one of the main protagonists corresponds to the satellite. In ordertoenter this world, there must be an effective system that is capable of accomplishing this. So today’s satellite communication system becomes essential to man. For satellite communication to operate, integration and existences of several factors are necessary. The satellite and ground unit are essential. Not behind is the medium and how communication occurs. The communication in question is made by having as a channel the air while it occurs has its consistency in a pattern. Standard is what sets itself is the establishment of protocols that allow communication to happen and formalize a form of communication. A very important standard is the DVB-S2X, which presents an operation very close to the Shannon boundary and bases its FEC on error correction with the use of a LDPC concatenated with a BCH. LDPC belongs to a linear block code class, and has the ability to detect and correct errors caused by communication channel noise. This work brings the implementation of the LDPC error decoder of the DVB-S2X standard with the use of text it hardware resources in away compatible with the transmission rates of the referring system. This work intends to implement FPGA-compatible architectures with the LDPC used in the DVB-S2X communication standard. LDPC in general has a feature of being highly parallelizable, usually in the literature with 180 or 360 FUs. In the case of this work the implementation occurs with 360 cells. Using the hardware textit xilinx - NEXYS 4 platform using the VIVADO software 2018.3. It was made the implementation of the architectures, and from the results of simulation, synthesis, mapping and routingin FPGA, we obtained information about the maximum frequency of operation, resource consumption and energy

Desenho e implementação de fluxo para SMPTE ST 2110

O presente documento surge para documentar a execução de uma dissertação sobre “Desenho e implementação de fluxo para SMPTE ST 2110” desenvolvido no contexto de TMDEI do MEIISEP em parceria com a empresa Glookast. A indústria do Broadcast encontra-se numa mudança profunda nas tecnologias que usa para a captura profissional de vídeo, a transição de SDI para IP. Com esta evolução, todas a empresas inerentes ao mesmo setor precisam de verificar a oferta que possuem e desenvolver novas soluções de acordo com o novo mercado. Foi exatamente o que a Glookast fez e achou necessária a realização de um projeto que visasse a análise das principais tecnologias de vídeo IP atuais bem como a elaboração de uma solução que o suporte. Com os objetivos definidos, prosseguiu-se à análise de todas as tecnologias e protocolos de transporte profissional de vídeo. Desta maneira garante-se a solução que possa dar mais valor à empresa, sendo neste caso o uso do protocolo SMPTE ST 2110. Foi desenvolvida uma solução com uma eficiência considerável sendo possível capturar os mais variados formatos de vídeo. Devido à usabilidade do sistema ser o aspeto mais considerável da solução, foram realizados testes com grupos de colaboradores para garantir o cumprimento desse aspeto. O documento é finalizado com uma conclusão sobre os resultados do projeto, bem como, a apresentação do trabalho futuro.This document documents the execution of a thesis on “Design and Workflow Implementation for SMPTE ST 2110” developed in the context of TMDEI of MEI-ISEP in partnership with the Glookast company. The Broadcast industry is undergoing a profound change in the technologies it uses for its professional video capture, the transition from SDI to IP. With this evolution, all companies inherent to the same sector need to check their offers and develop new solutions according to the new market. It was exactly what Glookast did and found out that it was necessary to carry out a project aimed at analyzing the main current IP video technologies as well as preparing a solution that supports it. With the objectives determined, it was proceeded the analysis of all technologies and protocols for professional video transport. This ensures the solution chosen can give the most value to the company, in this case it was selected the use of the SMPTE ST 2110 protocol. A solution was then developed with the capability to capture the most varied video formats. Due the usability of the system being one of the most considerable aspects of the solution, tests were carried out with groups of employees to ensure compliance in this aspect. The document is finished with a conclusion on the results of the project, as well as the presentation of future work

Hybrid computing architecture based on DSP and FPGA for digital signal processing

Orientador: Luís Geraldo Pedroso MeloniDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de ComputaçãoResumo: Atualmente, aplicações multimídias exigem grande esforço computacional para manipular dados com elevadas taxas de precisão. Visando otimizar a capacidade de processamento sem elevar demasiadamente o custo do desenvolvimento em sistemas embarcados, este trabalho descreve a proposta de uma arquitetura computacional hibrida, para processamento digital de sinais, baseado-se no uso cooperativo entre DSP (Digital Signal Processor) e FPGA (Field Programmable Gate Array). Neste estudo e realizada uma abordagem sobre o uso de um coprocessador para a acelerar rotinas que demandam grande esforço computacional em um DSP. Também e proposto um modelo matemático capaz de mensurar a eficiência do particionamento de códigos processados de forma descentralizada. Para validação da proposta, foi construído um cenários de testes para a estimação de vetores movimento, um dos principais agentes envolvidos no processo de codificação de vídeo em alta definição. A partir do cenário elaborado foi possível constatar a eficiência da arquitetura proposta. Sendo que, considerando um código de referencia otimizado e baseado na descrição feita em [30], obteve-se mais de 97% de eficiência computacional. Assim, este estudo permite concluir que o uso cooperativo entre DSP e FPGA se mostra muito vantajoso devido a possibilidade de unir em um único sistema as vantagens fornecidas por ambos dispositivos, caracterizando um ambiente de total sinergia e de elevada capacidade de computacionalAbstract: Nowadays, multimedia applications require high computational effort to manipulate data with high precision. In order to optimize the processing power without significantly increasing the cost of development in embedded systems, this work describes the proposal for a hybrid computing architecture applied to digital signal processing, based on the cooperative work between DSP (Digital Signal Processor) and FPGA (Field Programmable Gate Array). An approach about the use of coprocessor able to accelerate a process which requires great computational effort of a DSP is provided by this study. It is also describes a mathematical model able to measure the efficiency of a partitioning code processed in a distributed system. To validate our proposal we developed a tested for calculate the motion estimation vector, which is one of key elements involved on high definition video coding. From the elaborated tested, we could found a high efficiency provided by the architecture proposed. Therefore, considering a optimized reference code based on [30], was possible achieve a computing efficiency around 97%. This study show that cooperative work between DSP and FPGA that provides a very advantageous scenario applied to embedded systems, due to joining the features of both devices, building then, a synergy environment of high computing performanceMestradoTelecomunicações e TelemáticaMestre em Engenharia Elétric

Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA

Dissertação (mestado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2014O Fluxo de Transporte (Transport Stream - TS) MPEG-2 é um formato amplamente utilizado em sistemas de TV Digital para a transmissão de áudio, vídeo e informações relacionadas a programa. Entre outras informações, um fluxo de transporte carrega uma referência de tempo, conhecida como Referência de Relógio de Programa (Program Clock Reference - PCR), a qual é um retrato do relógio de 27 MHz do sistema. Esta informação permite a recuperação do relógio nos receptores, o qual garante a correta apresentação do conteúdo e até mesmo controla interfaces de saída. Porém, se o tempo de chegada dos pacotes de transporte variar durante a transmissão ou o processamento, tal cenário pode levar a erros no relógio do sistema, o que é conhecido como jitter. Os métodos tradicionais para a correção da informação do relógio de programa normalmente são baseadas em contadores/acumuladores de 27MHz com ponto flutuante, porém, não mitigam o jitter de PCR completamente. Métodos mais recentes usam contador/acumulador controlado por semáforo, e até mesmo propõem um esquema de adaptação de taxa integrada à correção da referência de relógio, a qual resulta em baixos níveis de jitter na saída. Além disto, não há estudos a respeito da implementação dos métodos controlados por semáforo em processadores de fluxo de transporte. Com isto, o presente trabalho propõe uma metodologia para implementação em FPGA, utilizando linguagem de descrição de hardware. Os resultados obtidos validam o uso dos métodos controlados por semáforo e mostram que a estrutura proposta é efetiva, com o benefício de eliminar efeitos de metaestabilidade.Abstract: The MPEG-2 Transport Stream is a standard format commonly used in digital TV systems for conveying audio, video and program-related information. Among other data, a transport stream also encapsulates a timing reference, known as program clock reference, which is a snapshot of the 27 MHz system clock. This information allows clock recovery in receivers, which provides correct content presentation and even drives output interfaces. However, if the arrival time of transport packets change during transmission or processing, such a scenario may lead to system clock errors, which is known as jitter. Traditional methods for correcting the program clock reference information are normally based on 27 MHz counters/floating-point accumulators and do not completely mitigate jitter. More recent methods use a semaphore-controlled counter/accumulator and even propose a joint adaptation and clock reference correction, which result in low jitter levels at the output. Nevertheless, there is no study concerning the implementation of semaphore-controlled methods in transport stream processors. Given that, the present work proposes an implementation methodology for FPGA, using hardware description language. The related results validate the use of semaphore-controlled methods and show that the proposed structure is effective, with the benefit of avoiding metastability effects

Metodologia de sensoriamento e acesso dinâmico aos canais em redes de sensores sem fio

A melhora na eficiência do uso do espectro de radiofrequência é fundamental para permitir um desempenho adequado dos diversos sistemas sem fio cuja complexidade e requerimentos aumentam a cada dia. O panorama atual de atribuição de canais é estático, tolerando assim, que o espectro de radiofrequência seja usado de forma desequilibrada, gerando com isso, problemas de coexistência em algumas faixas e subutilização de recursos em outras. Para contornar esse problema, tem sido proposta a ideia de introduzir algoritmos de cognição nos dispositivos sem fio, a fim de permitir um modelo de alocação dinâmico adicional. Neste, os usuários secundários equipados com rádios cognitivos podem utilizar de forma dinâmica os canais subutilizados de usuários primários. Um usuário primário tem prioridade de uso do canal como consequência da atribuição estática, porém, o uso do canal por um usuário secundário qualquer é oportunista e limitando ao tempo de inatividade do usuário primário em um determinado local. As redes de sensores sem fio trabalham em uma banda concorrida e são sistemas que podem melhorar seu desempenho utilizando um mecanismo de acesso dinâmico aos canais, possibilitando o aproveitamento dos períodos de inatividade de usuários primários ou aumentando sua capacidade de coexistência na banda de operação atual. Segundo a literatura pesquisada são vários os desafios existentes para conseguir um método distribuído de acesso dinâmico aos canais que considere as restrições de trocas de sinalizações, consumo de energia e complexidade dos dispositivos de uma rede de sensores sem fio. Neste contexto, propõe-se uma metodologia de sensoriamento e acesso dinâmico aos canais para uma rede de sensores sem fio considerando a simplicidade dos dispositivos. Como fatores de inovação, optou-se pela definição de uma política de sensoriamento por clusters que permite realizar uma aprendizagem cooperativa por reforço da situação dos canais de operação. Além disso, a definição de um mecanismo de acesso dinâmico aos canais fundamentado no padrão IEEE 802.15.4 permite comunicação e coordenação distribuída de forma assíncrona. O funcionamento da metodologia proposta é avaliado e comparado usando simulações e experimentos mediante um estudo de caso específico. As comparações são realizadas com métodos de seleção de canal: fixa, cega ou baseada em recompensas por acesso. Os resultados mostram a eficiência no acesso dinâmico aos canais com aumentos na taxa de entrega de mensagens e na capacidade de coexistir com as redes primárias.The efficiency improvement of the use of radiofrequency spectrum is fundamental to allow more complex and more optimal wireless systems. The current channel allocation is static. It tolerates unbalanced use of the radiofrequency spectrum generating coexistence problems in some bands and underutilization of resources in other bands. The introduction of cognitive algorithms into wireless devices has been proposed to overcome that problem, in order to allow an additional dynamic allocation model. In this, the secondary users equipped with cognitive radios will be able to use dynamically the underutilized channels of primary users. A primary user has channel usage priority related to the static allocation, on the other hand, the use of the channel by any secondary user is opportunistic and limited to the inactivity time of the primary user in a specific place. Wireless sensor networks work in a competitive band. These systems can improve their performance using a dynamic access to the channels and consequently to enable the utilization of inactivity periods of primary users or to increase the coexistence capability at their current operation band. According to the researched literature, several challenges exist to find a distributed method for dynamic access to the channels considering the restrictions on control signaling, energy consumption and computational complexity of wireless sensor network devices. In this context, a methodology of sensing and dynamic access to the channels in a wireless sensor network considering the restrictions of the devices is proposed. As innovation, we opted for the definition of a sensing policy by clusters that allows the cooperative reinforcement learning of the situation of channels. In addition, a mechanism for dynamic access to the channels based on the IEEE 802.15.4 standard is defined to allow asynchronous and distributed coordination. The behavior of the proposed methodology is evaluated and compared using simulations and experiments through a specific case study. The comparisons are performed with channel selection methods: fixed, blind and access based. The results show good efficiency in the dynamic allocation of the channels, increasing the message delivery rate and the coexistence capability

Analisador de energia utilizando lógica programável

Trabalho de Conclusão de Curso (graduação)—Universidade de Brasília, Faculdade UnB Gama (FGA), Engenharia Eletrônica, 2018.A energia elétrica tornou-se tema de discussão nas últimas décadas pela implementação de normas que determinam padrões de qualidade pela Agência Nacional de Energia Elétrica. Isso ocorre em virtude da crescente utilização de equipamentos sensíveis a distúrbios nos parâmetros da rede elétrica, assim como a introdução de cargas não-lineares, propiciadas ao avanço tecnológico da eletrônica de potência, que introduziu perturbações harmônicas nas grandezas elétricas pelo uso de sistemas chaveados, tendo como consequência o funcionamento inadequado de equipamentos e, em casos mais graves, a queima do produto, gerando perdas financeiras para indústrias e consumidores em geral. Diante desta situação, observa-se a maior conscientização e interesse dos consumidores em exigir melhor qualidade de energia das concessionárias que, em conjunto com pesquisadores e órgãos normativos e reguladores, realizam pesquisas sobre a ocorrência destes fenômenos e propõe o uso de ferramentas matemáticas para medição e análise. O presente trabalho tem como objetivo a criação de um protótipo que realiza a medição de energia de consumidores de baixa tensão, com base nos normativos nacionais e internacionais relacionados com a arquitetura de um medidor de qualidade elétrica. O protótipo deverá ser capaz de registrar os distúrbios elétricos em regime permanente e transitório que serão armazenados para posterior análise, de modo a visualizar quais distúrbios afetam a qualidade à energia aferida. Neste trabalho, considerou-se a arquitetura de medição no que refere-se a norma descrita no Procedimento de Distribuição (PRODIST) da Agência Nacional de Energia Elétrica (ANEEL), além caracterizar pontos importantes das normas internacionais IEC-61000-4-7, IEC-61000-4-30 e IEEE-519. As ferramentas matemáticas para detecção de distúrbios consideradas foram a Transformada Rápida de Fourier(FFT) para análise de harmônicos e a análise de pico de tensão RMS de meio período da onda. Dentre os parâmetros medidos, destacam-se a Distorção Harmônica Total(THD), Fator de Potência (FP), variações frequência e de tensão da onda. Será utilizada a linguagem de descrição de hardware, VHDL, por meio de uma Field Programmable Gate Array (FPGA) para realizar a aquisição das grandezas elétricas obtidas da rede elétrica. Não foi possível verificar a acurácia e precisão do protótipo associado aos parâmetros elétricos devido à ausência de um medidor comercial na faculdade, entretanto ao analisar os valores de frequência e fator de potência, estes permaneceram dentro dos limites aceitos do PRODIST; constatou-se também que o algoritmo implementado para detecção de disturbios elétricos relativos às variações de tensão de curta duração funcionaram corretamente, apresentando erro relativo médio de 30%.The power quality has become a recent topic of discussion, mainly because of rules implemented by ANEEL related to energy quality. This occurs due to the increasing use of sensitive loads to disturbances of the eletric’s parameters, as well the introduction of non-linear loads, which was propitiated by the technological advancement of the power electronics, which introduced harmonics disturbances on eletric parameters on account switching devices, resulting in inadequate operation of equipment and, in serious cases, the lost of the product, causing financial losses for industries and consumers in general. In this way, consumers are more aware and interested in demanding better quality of energy from concessionaires that together with researchers, normative and regulatory entities conduct researches on the occurrence of these phenomena and propose the use of mathematical tools for measurement and analysis. The goal of this work is create a prototype that makes the measurement of power quality for low voltage consumers, based on national and international regulations related to the architecture of a power quality measurer. The prototype should be able to register the electrical disturbances on permanent and transient regime, which will be stored and analised on a computer in order to view wich phenomena affect the power quality. On this work, the measurement architecture considered refers to the standard described in the Procedimento de Distribuição (PRODIST) of Agência Nacional de Energia Elétrica (ANEEL), besides to describe important points of the international standards IEC-61000-4-7, IEC-61000-4-30 and IEEE-519. Also, the mathematical tools for detection of disturbances considered were the Fast Fourier Transform (FFT) for harmonic analysis and RMS analysis for transient detection. Among the parameters of power quality, will be considered the Total Harmonic Distortion (THD), Power Factor (PF), frequency, voltage variation. Will be used the hardware language description, VHDL, through a Field Programmable Gate Array (FPGA) to perform the digital processing of the information obtained from the electrical network. Unfortunately, it was not possible to verify accuracy and precision of the prototype relating to electrical parameters due to the absence of a commercial meter at college, however analyzing values of frequency and power factor they stayed inside of acceptables limits of PRODIST; besides that, was observed that the algorithm implemented to detect electrical disturbances of short-duration worked correctly, despite presenting an error around 30%

Controlador para correção do fator de potência com microcontrolador

O presente projeto tem por objetivo implementar um controlador do fator de potência utilizando microcontrolador da família 8051. O uso do microcontrolador visa manter o fator de potência dentro de limites aceitáveis, chaveando um banco de capacitores em um circuito monofásico de uma bancada de cargas construída para ensaio. Para isso, o protótipo deve: adquirir os sinais de tensão e corrente de uma fase, calcular o fator de potência a partir de um conjunto de amostras, atuar sobre um banco de capacitores e permitir visualizar um histórico do fator de potência na tela do computador. O projeto é dividido em 5 blocos modulares que funcionam em conjunto: Entrada e Condicionamento de Sinais, Aquisição e Processamento, Controle, Comunicação com o PC e Visualização de Dados/Reconfiguração. Também são abordados os diversos tipos de cargas e seus efeitos na linha de distribuição, uma vez que o fator de potência é intrinsecamente ligado a estes. O trabalho faz uso ainda de diversos conceitos e técnicas de engenharia como eletricidade, processamento de sinais, eletrônica, microcontroladores, programação de computadores e lógica digital

Analysis and implementation of a wireless communication system on an unique carrier using a software defined radio

Orientador: Luís Geraldo Pedroso MeloniDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Elétrica e de ComputaçãoResumo: Este trabalho visa estudar a tecnologia de rádio definido por software (SDR) e utilizá-la na implementação de um sistema de comunicações sem fio em portadora única. Visa ainda sua aplicação no ensino dos sistemas de telecomunicações. SDR é uma tecnologia em desenvolvimento na qual todas ou algumas das funções da camada física do sistema são implementadas em software, o que provê vantagens em relação à tecnologia de rádio convencional, tais como flexibilidade de configuração e redução do tempo de desenvolvimento. Diz-se que o sistema é flexível porque permite que um único equipamento possa ser reconfigurado via software de acordo com o sistema de rádio desejado, sem precisar modificar o hardware. Reduz-se o tempo de desenvolvimento, porque pequenas ou grandes mudanças no sistema podem ser feitas no programa e verificadas rapidamente. Na presente dissertação, analisa-se e implementa-se um sistema de comunicação sem fio em portadora única, utilizando rádio definido por software (SDR). A plataforma de desenvolvimento de software empregada é a do Simulink/Matlab e o hardware é o periférico N210 desenvolvida pelo fabricante Ettus Research, uma empresa pertencente à National Instrument. Como parte do trabalho implementou-se o padrão europeu EN 300-421 de transmissão de vídeo digital por satélite (DVB-S). Finalmente, mostra-se a implementação do sistema SDR em dois cenários, primeiramente mostra-se a simulação e seus respectivos gráficos BER para medir o desempenho, em seguida, mostra-se a implementação em um cenário mais real, i.e com os equipamentos físicos de SDR e transmitindo pelo ar de um computador a outroAbstract: This work aims at studying the software defined radio (SDR) technology and use it to implement a wireless communication system on single carrier for telecommunications systems teaching purposes. SDR is a developing technology in which all or some of the functions of the physical layer are implemented in software, which provides advantages over conventional radio technology such as configuration flexibility and reduction in development time. It is said that the system is flexible because it allows a single device to be reconfigured via software according to the desired radio system without modifying the hardware; and reduces development time beacuse small or large changes in the system can be made in the program and verified quickly. In this work, a wireless communication system in single carrier is analyzed and implemented by using software-defined radio (SDR). The software used in this system is Simulink / Matlab and the hardware is the N210 peripheral from Ettus Company. As part of the work, the European standard EN 300-421 digital video broadcasting satellite (DVB-S) was implemented. Finally, two cases of the SDR system implementation are shown. The first one is about our simulation and BER graphics is shown to measure the performance. The second one shows a more real case, i.e. using the Ettus devices and wireless transmission using two computersMestradoTelecomunicações e TelemáticaMestre em Engenharia Elétric

Desafios e possibilidades para a Inclusão Digital da Terceira Idade. Opportunities and challenges for digital inclusion in the Third Age

Este artigo discute desafios e oportunidades da Inclusão Digital da Terceira Idade com base em uma pesquisa empírica, que teve como objetivo analisar a formação para a Inclusão Digital oferecida em um Curso de Informática de uma Universidade Aberta da Terceira Idade. A pesquisa, de cunho qualitativo, contou com 26 participantes (23 alunos, dois professores e um coordenador de curso) e utilizou uma combinação de métodos de coleta de dados (observação participante, questionários, entrevistas, grupos focais e fontes documentais) e a análise de conteúdo. O texto sugere que, apesar de possuir diversas limitações estruturais e organizacionais, o curso promove uma forma básica de inclusão digital, a qual, embora limitada em relação às possibilidades do ciberespaço e da cibercultura, tem enorme valor para seu público. This paper discusses opportunities and challenges that arise with respect to the digital inclusion of the elderly. It is based on a piece of empirical research that investigated a computer course offered by a University of the Third Age. This qualitative study used a combination of data collection methods (participant observation, questionnaires, interviews, focal groups, and documental sources) and content analysis. The group of participants included 23 elderly learners, two lecturers, and a course coordinator. The text suggests that, despite the various structural and organizational shortcomings, the course promotes a basic form of digital inclusion which is of great value to its audience, although limited compared to the possibilities offered by cyberspace and cyberculture