Implementation of traversing motion controller in warehouse robot

Varastorobotin liikkeeltä vaaditaan tasaista nopeutta ja tarkkaa paikoitusta. Työn tavoitteena on suunnitella ja toteuttaa siirtoliikkeen säädin. Liike on toteutettu kahdella paikkatakaisinkytketyllä sähkömoottorilla. Työ jakautuu siten, että ensin tutustutaan säätöteoriaan ja -tekniikkaan ja erityisesti PID säätöön. Simulaattorissa luodaan suunnitelma siitä minkälainen säädin tullaan toteuttamaan. Lopullinen kehitys tehdään koeajolaitteistolla joka koostuu koeajoradasta ja tiedonkeruujärjestelmästä. Työn tuloksena on toimiva liikkeensäädin kyseiselle siirtoliikkeelle. Säätimessä on lisäksi seisontajarrujen ohjaus sekä luistonestojärjestelmä

Electromagnetic and acoustic spectrum in observing a fire hazard

Kirjoituksessa käydään läpi tulipalon havainnointia akustista ja sähkömagneettista aaltoliikettä tarkkailemalla. Paikantamisen merkitystä ylipäänsä ihmisen toiminnassa avataan ja kerrotaan erityisesti sen ominaispiirteitä tulipalon torjunnan kannalta. Työssä esitellään GPS-järjestelmän toimintaperiaate pääpiirteittäin ja kerrotaan kuinka se liittyy tulipalon paikantamiseen. Lisäksi työssä esitellään kirjoittajan keksimä tulipalon paikantamiseen liittyvä keksintö, joka perustuu tulipalon audiovisuaaliseen tarkkailemiseen ja hyödyntää paikantamisessa samaa periaatetta kuin GPS-järjestelmä (Global Positioning System)

The Potential of Magnesium Diboride in Magnetic Resonance Imaging

Magneettiresonanssikuvaus on vakiinnuttanut asemansa lääketieteen keskeisenä tutkimusmenetelmänä. Tyypillisesti nykyaikaisen magneettikuvauslaitteiston pääkäämi on konstruoitu niobititaanista, jonka kriittinen lämpötila on noin 9 K. Käämityksen jäähdytys operointilämpötilaansa 4,2 K toteutetaan yleisimmin nestemäisen heliumin avulla. Vuonna 2001 japanilainen tutkimusryhmä havaitsi magnesiumdiboridin (MgB2) menettävän resistiivisyytensä jo 39 kelvinin lämpötilassa. Tämä mahdollistaa magneettisovellusten toteuttamisen kryojäähdytintä käyttäen lämpötilavälillä 15 – 25 K. Kryojäähdyttimen käytön ja magnesiumdiboridin raaka-aineiden edullisen hinnan on arveltu tuovan merkittäviä säästöjä magneettikuvauslaitteistojen valmistus- ja käyttökustannuksiin. Tämän diplomityön tarkoituksena on tarkastella magnesiumdiboridin ominaisuuksia, tutkien sen soveltuvuutta magneettikuvauslaitteiston pääkäämin materiaaliksi. Lisäksi esitellään magneettikuvantamisen periaate ja luodaan katsaus magneettikuvauslaitteistojen kehitystrendeihin. /Kir1

C++ coding principles for high-level synthesis

Abstract. High-level synthesis (HLS) raises the level of abstraction on digital integrated circuit design from traditional register transfer level (RTL) to behavioural system description level. This methodology offers great advantages such as increased designer productivity. The adoption of HLS, however, has been slowed down by the RTL code mistakenly generated with HLS which potentially results in poor quality compared to the traditional hand-written RTL. This thesis aims to solve this problem by finding the best programming practices for hardware-oriented C++. A digital downconverter and decimator are designed and implemented with Catapult HLS as a case study, where different coding practises are experimented with, and the best ones are generalized and presented. The quality of results of this case study is compared against a hand-written RTL design of the same intellectual property created by other designers. A few examples are presented as well demonstrating that small changes in the source code might have a major effect on the generated RTL. It is found that understanding how the HLS tool analyses the source code and executes operations in parallel greatly helps to improve the quality of results in the generated hardware. Also, by having a clear target architecture it is a simple task to verify the hardware in Catapult analysis views such as schedule and schematic view. By optimizing the source code, it is possible to generate similar quality hardware compared to traditional RTL flow. In this case, the area of the HLS design is about 19 % smaller than the RTL design with the same throughput, slightly lower latency, and roughly the same power consumption. C++ ohjelmointikäytännöt korkean tason synteesiin. Tiivistelmä. Korkean tason synteesi (HLS) nostaa digitaalisten integroitujen piirien suunnittelun abstraktiotason perinteiseltä rekisterinsiirtotasolta (RTL) systeemikuvaustasolle. Tämä metodologia tuo suuria etuja, kuten suunnittelijan korkeampi tuotteliaisuus. HLS:n laajempaa käyttöönottoa on kuitenkin hidastanut erheellisesti HLS:llä generoitu RTL-koodi, josta usein seuraa heikohko laatu käsin kirjoitettuun RTL-koodiin verrattuna. Tämän tutkimuksen tavoite on ratkaista tämä ongelma löytämällä parhaat ohjelmointikäytännöt korkean tason synteesiin suunnattuun C++-ohjelmointiin. Digitaalinen alasmuunnin ja desimaattori suunnitellaan ja implementoidaan käyttäen Catapult HLS-työkalua. Eri ohjelmointikäytäntöjä testataan ja parhaat yleistetään ja esitellään, minkä jälkeen tulosten laatua verrataan samaan lohkoon, jonka on ohjelmoinut eri suunnittelijat rekisterinsiirtotasolla. Tutkimus sisältää myös koodiesimerkkejä siitä, miten pienet muutokset lähdekoodissa voivat vaikuttaa merkittävästi lopputulokseen. Tutkimuksessa todetaan, että synteesityökalun toiminnan ymmärtäminen on kriittistä hyvien tulosten saavuttamisen kannalta. Suunnittelijalla tulisi olla selvä tavoitearkkitehtuuri generoitavasta RTL-koodista, jolloin sen varmentaminen synteesin jälkeen olisi helppoa Catapultin analyysinäkymissä. Optimoimalla lähdekoodia generoidun RTL-koodin tulosten laatu saadaan samaksi kuin käsin kirjoitetun RTL-koodin. Tässä tapauksessa generoidun RTL-koodin pinta-ala on 19 % pienempi kuin käsin kirjoitetun mallin samalla siirtonopeudella. Latenssi on hieman pienempi ja tehonkulutus samaa suuruusluokkaa

Design and Construction of A PLL System for A 96-MHz FM Transmitter

The phase-locked loop (PLL) is used as frequency synthesizer in numerous electronic devices. This thesis presents design and construction of a basic PLL system on solderless breadboard, using discrete components and integrated circuits (ICs). The circuitry is designed to synthesize a 96-MHz sinusoidal signal, which can be used as the carrier wave for an FM transmitter. The circuitry includes a 24-MHz crystal oscillator (XO), a 96-MHz voltage-controlled oscillator (VCO), two frequency dividers, a phase detector (PD), and a loop filter (LF). In addition, a buffer amplifier is placed before each frequency divider for diminishing spurious frequencies. The XO provides 24-MHz reference frequency while the VCO is tunable between 86 MHz and 100 MHz. The constructed PLL system is able to lock the VCO frequency to 96 MHz. In this thesis, fundamental knowledge related to PLL is reviewed, and all building blocks of the PLL system are studied and analyzed. The challenges on utilizing IC chips are also discussed. Therefore this work provides a guide and reference for similar works and future study. For further research, the method of eliminating spurious frequencies and improving loop stability could be explored deeper to optimize the PLL performance

Implementation of Online Impedance Measurement Setup for Three-Phase Grid-Connected Inverters

In the thesis a fast method for measuring the output impedance of a grid-connected inverter by broadband excitation and cross-correlation techniques is studied. The study is made for determining stability of a grid-connected power electronics system by using impedance based stability criterion. The goal of this work is to build a test bench for inverter experiments and to verify the accuracy of the used measurement technique. Renewable power generation, such as solar and wind power, require a way to synchronize and connect to the grid. This is usually done by using grid-parallel inverters. However impedance mismatch between the grid and the interfacing inverter may cause the inverter to generate harmonic resonances. The resonance problems can be analyzed and prevented using analytical inverter models or measured frequency responses. In this thesis pseudo-random sequences and grid emulator are used to measure the inverter output impedance at a high frequency band

Benefits of operating system in wireless sensor networks

Langattomat anturiverkot ovat kehittyneet viime vuosina nopeaa tahtia. Ominaisuuksien määrä on kasvanut, mutta toisaalta laitteistoresurssit ovat pysyneet lähes ennallaan. Lisääntyneen monimutkaisuuden hallintaan on kehitetty eritoten langattomia anturiverkkoja varten suunniteltuja reaaliaikaisia käyttöjärjestelmiä. Nämä käyttöjärjestelmät ottavat anturiverkkojen erityislaatuisuuden esimerkiksi energiankulutuksen ja laitteistoresurssien suhteen huomioon. Tässä työssä otettiin SensorOS-niminen käyttöjärjestelmä käyttöön TUT\-WSN-anturiverkon reitittävän anturilaitteen sulautetussa ohjelmistossa. TUTWSN on mikrokontrolleripohjainen vähän energiaa kuluttava langaton anturiverkkoteknologia. Käyttöjärjestelmän käyttöönotolla pyrittiin parantamaan järjestelmän suorituskykyä sekä selkeyttämään järjestelmän rakennetta. Osana työtä pyrittiin selvittämään yleisesti käyttöjärjestelmän käyttöön liittyviä etuja langattomassa anturiverkossa. Käyttöönotto suoritettiin kahdessa vaiheessa. Näin saatiin paremmin toimiva järjestelmä aikaiseksi ja lisäksi ensimmäisen vaiheen järjestelmä toimi alkuperäisen TUTWSN-anturiverkon ohella hyvänä verokkijärjestelmänä. Työssä luotua järjestelmää vertailtiin verokkijärjestelmiin usein eri tavoin. Suorituskykyä vertailtiin esimerkkijärjestelmän kannalta oleellisia parametrejä, kuten radion päälläoloaikaa ja keskeytysviivettä, käyttäen. Lisäksi vertailtiin järjestelmien resurssienkäyttöä. Rakennevertailu suoritettiin subjektiivisesti sekä mutkikkuusmittaa käyttäen. Käyttöjärjestelmän havaittiin parantavan esimerkkijärjestelmän suorituskykyä ja reaaliaikavaatimusten toteuttaminen helpottui. Keskeytysviive oli käyttöjärjestelmää käytettäessä lähes vakio ja radion päälläoloaika parani 80 prosentista lähes 95 prosenttiin. Lisäksi käyttöjärjestelmä selkeytti järjestelmän rakennetta. Käyttöjärjestelmä helpotti energiankulutuksen hallintaa ja tehosti resurssien hallintaa. Toisaalta järjestelmän muistin kulutus lisääntyi huomattavasti. Datamuistin käyttö kasvoi 28 prosenttia alkuperäiseen järjestelmään verrattuna. /Kir11Wireless sensor networks (WSN) have developed constantly during last years. Features have increased but on the other hand resources have remained at the same level. Operating systems designed just for WSNs have been developed to help increased complexity. These operating systems take into account WSNs speciality for example in energy consumption and hardware resources. In this thesis SensorOS operating system was adopted in embedded software of TUTWSN wireless sensor network. As part of the thesis, general benefits of operating systems in wireless sensor networks are discoverd. OS deployment was done in two steps to gradually porting existing functionality to new OS environment and carry out performance comparison in pieces. System with OS was compared to previous systems. Performance was analyzed with essential parameters of TUTWSN's point of view like interrupt delay and radio's on time. In addition, use of resources was compared. Structure comparison was done in subjective way and by analysing cyclomatic complexity. Many benefits of operating system were discovered. Operating system increased system's performance and eased accomplishing of real-time requierments. Interrupt delay became almost constant and radio's on time increased from 80 % to 95 %. It clarified also the system structure. Resource management became more effective. At the same time the data memory footprint increased by 28 %

Laitteisto-optimoinnit matalan tehonkulutuksen prosessoreille

Modernien prosessorien suunnittelussa tehonkulutuksen huomioonottaminen on tärkeää. Pienet prosessorijärjestelmät, kuten mobiililaitteet, hyötyvät tehonkulutusoptimoinnista pidemmän akunkeston muodossa. Optimointi auttaa myös vastaamaan mobiililaitteiden usein tiukkoihin lämpösuunnittelurajoituksiin. Tehonkulutusoptimointeja voidaan tehdä kaikilla suunnittelun abstraktiotasoilla. Arkkitehtuuritasolla, optimaalisen arkkitehtuurin valitseminen ei usein ole suoraviivaista. Siirtoliipaisuarkkitehtuuria käyttävät prosessorit hyödyntävät käskytason rinnakkaisuutta tehokkaasti ja ovat hyvä valinta matalan tehonkulutuksen sovelluksiin. Niitä käyttäen prosessorisuunnittelijan on mahdollista toteuttaa erilaisia tehonkulutus- ja suorituskykyoptimointeja, joista osa on siirtoliipaisuarkkitehtuurille yksilöllisiä. Tässä diplomityössä tehtiin ensin kirjallisuuskatsaus yleisimmin käytetyistä tehonkulutus- ja suorituskykyoptimoinneista. Näistä neljä toteutettiin Tampereen Teknillisessä Yliopistossa kehitettyyn TTA-based Co-design Environment (TCE) -kehitysympäristöön, joka mahdollistaa TTA-prosessorien suunnittelun ja ohjelmoinnin. Vaikutusten analysoimiseksi optimoinnit toteutetiin kolmeen eri tarkoitusta varten suunniteltuun prosessoriytimeen, jotka syntesoitiin Synopsys Design Compilerilla. Kaikki ytimet hyötyivät optimoinneista, saavuttaen parhaassa tapauksessa 26% tehonkulutuspienennyksen, pinta-alan kasvaessa 3%

Wind power drive laboratory test platform

Uusiutuvien energianlähteiden ja etenkin tuulivoiman tutkimiseen on käytetty paljon resursseja lähivuosina. Tämän diplomityön tavoitteena oli rakentaa Tampereen teknillisen yliopiston Sähköenergiatekniikan laitokselle muun muassa muuttuvanopeuksisen tuulivoimakäytön tutkimiseen soveltuva laboratoriotestausjärjestelmä. Laitteiston pohjana käytettiin laitokselle aiemmin tasasähkönjakelun tutkimiseen kehitettyä laitteistoa. Kyseinen laitteisto koostuu verkkosuuntaajasta ja kuormavaihtosuuntaajasta. Tuulivoimakäytön laboratoriotestausjärjestelmää varten olemassa olevaan laitteistoon täytyi siis lisätä vielä kestomagneettikonekäyttö ja säätöjärjestelmä koko laitteiston ohjausta varten. Lisäksi kestomagneettikoneeseen kytkettiin dc-konekäyttö simuloimaan tuuliturbiinin tai mekaanisen kuorman synnyttämää momenttia. Koko laitteiston ohjaamisesta huolehtii dSPACE-reaaliaikasimulaattori. Järjestelmän äly on kuitenkin pyritty pitämään mahdollisimman hajautettuna, ja varsinkin aikakriittiset virta- ja jännitesäädöt on toteutettu jo suuntaajissa. Työn kirjallisessa osuudessa selvitetään perusteet tuulivoimakäytöistä, vektorimoduloidun kolmitasoisen suuntaajan toiminnasta ja säädöstä sekä kestomagneettikonekäytöstä ja sen säädöstä. Lisäksi työssä käydään läpi rakennetun laitteiston rakenne ja toiminta. Viimeiseksi esitellään simulointi- ja mittaustuloksia kahdesta eri testitilanteesta. Työssä päästiin tavoitteisiin, eli laitteisto saatiin toimintaan ilman suuria ongelmia, ja sen toiminta oli odotetun mukaista. /Kir1

Compiler Implementation for a New Embedded Processor

The department of computer systems in Tampere University of Technology has created an embedded RISC processor, COFFEE, to be used as part of System-on-Chips (SoC). These SoCs include all the hardware a device needs in a single solicon chip. Typically a SoC is constructed from readymade Intellectual Property-blocks (IP-blocks), which are designed to be reusable. A processor is on such block. A processor itself is of very little use. To fully exlploit the potentials of processors, they need a set of software development tools: compiler, assembler, linker, simulator etc. The purpose of this thesis was to develop a high level language compiler for the developed COFFEE RISC core. At first, different ways of reaching this goal was briefly analyzed, and based on that, the retargetable open source Gnu Compiler Compiler Collection (GCC) was chosen to be retargeted to the COFFEE RISC core. The process of retargeting GCC required the generation of a new back-end for it. The back-end consists of a special machine description describing the basic instructions of the processor and C code. A new back-end for GCC was created, and the correctness and performance of the created assembly code was analyzed with basic signal processing algorithms created in C. After initial testing phase, we created some larger applications such as 3D graphich algoriths and a H.264 decoder, which were tested on COFFEE RISC core running in an Altera FPGA prototyping board. /Kir1