Una nueva metodología en el diseño de filtros digitales FIR sobre FPGA

This article presents a different and simple methodology used in design and implementation of digital filters with finite impulse response (FIR), on an architecture reconfigurable as FPGA XC3S200. On this development was used CAD tools such as “FIR Toolbox” and “ISE” from Xilinx, achieving results in record time, optimizing the hardware resources used, and a good performance in frequency. These characteristics are desirable on development of systems oriented to digital signal processing.Este artículo presenta una metodología diferente y sencilla en el diseño e implementación de filtros digitales con respuesta de impulso finita, sobre una arquitectura reconfigurable como la FPGA XC3S200. En este desarrollo se emplearon herramientas CAD como FIR Toolbox e ISE de Xilinxy se obtuvieron resultados en tiempo récord, optimización en cuanto a los recursos de hardware utilizados y un buen desempeño en frecuencia, características deseables en el desarrollo de sistemas orientados al procesamiento digital de señales

Procesado digital de señales mediante circuitos integrados reconfigurables.

El procesado digital de señales en tiempo real requiere en algunos casos el desarrollo de hardware específico de alta velocidad. Con este fin se propone el diseño de una arquitectura, su especificación usando un lenguaje de descripción del hardware (VHDL) y su verificación experimental sobre un circuito integrado de tipo FPGA. Se propone en concreto la implementación de un filtro FIR y su aplicación a señales de audio

Diseño y simulación de un filtro digital para Señales EEG con el paradigma de Imaginación Motora en FPGA

En la actualidad, los filtros digitales tienen diversas aplicaciones en distintas ramas de ingeniería como Biomédica, Electrónica, Telecomunicaciones. En diversos centros de investigación relacionados a señales Electroencefalográficas (EGG) presentan ciertas limitaciones en la etapa de pre-procesamiento de las señales electroencefalográficas debido al alto costo de equipos que permiten realizar la etapa de pre – procesamiento, adquisición y visualización de la señal EEG filtrada. El objetivo del presente trabajo es diseñar y simular un filtro digital en hardware para señales EEG del paradigma de imaginación motora en un sistema embebido FPGA (Field Programmable Gate Array), cuyo propósito es poder desarrollar la etapa de pre-procesamiento de la señal EEG del paradigma de imaginación motora. Utilizar los recursos de hardware y software del FPGA permite tener una amplia flexibilidad en poder diseñar un filtro digital. Las herramientas de simulación Matlab, Modelsim, permiten una solución practica para la visualización de la señal EEG filtrada. Se opta por el uso del filtro FIR basado en el método de ventana de Hamming y Blackman. Adicionalmente, se trabajó con una base de datos EEG de 60 canales el cual se utiliza los canales C3 y C4 con la finalidad de trabajar con las ondas electroencefalográficas de imaginación motora Beta y Mu. En el diseño del filtro digital en software se emplea el lenguaje de programación VHDL, asimismo en los resultados obtenidos se realiza una comparación del filtro digital FIR usando el método de ventana de Hamming y Blackman que mediante las pruebas realizadas en software se demuestra que el método de ventana Blackman presenta una mejor respuesta de la señal Electroencefalográfica para la etapa de pre -procesamiento ,brindando una herramienta en software que permitirá a los usuarios realizar diferentes estudios complementarios al área de pre – procesamiento de señales EEG.Nowadays, the digital filters have different applications in different branches of engineering such as Biomedical, Electronics, Telecommunications. In various research centers related to Electroencephalographic (EGG) signals, they present certain limitations in the preprocessing stage of the electroencephalographic signals due to the high cost of equipment that allows the pre-processing, acquisition and visualization of the filtered EEG signal to be carried out. . The objective of this work is to design and simulate a hardware digital filter for EEG signals of the motor imagination paradigm in an embedded FPGA system (Field Programmable Gate Array), whose purpose is to develop the pre-processing stage of the EEG signal of the motor imagination paradigm. Using the hardware and software resources of the FPGA allows a wide flexibility in being able to design a digital filter. The Matlab simulation tools, Modelsim, allow a practical solution for the visualization of the filtered EEG signal. The use of the FIR filter based on the Hamming and Blackman window method is chosen. Additionally, we worked with a 60-channel EEG database which uses channels C3 and C4 in order to work with the EEG waves of motor imagination Beta and Mu. The design of the digital filter in software uses the language of VHDL programming, also in the results obtained a comparison of the digital FIR filter is made using the Hamming and Blackman window method, which through tests carried out in software shows that the Blackman window method presents a better response of the Electroencephalographic signal for the pre-processing stage, providing a software tool that will allow users to carry out different complementary studies to the pre-processing area of EEG signals.Campus Lima Centr

Diseño e implementación con FPGA de un demodulador para comunicaciones digitales

Haciendo uso de un kit de desarrollo de FPGA's de Xilinx se deberá programar una FPGA para implementar un demodulador digital que formará parte de un sistema linealizador de amplificadores de radiofrecuencia

Analizador de espectro sobre FPGA

La ejecución de este proyecto fin de carrera parte de una beca de cooperación al desarrollo del Gobierno de Navarra, consistente en una estancia en la Universidad Hermanos Saíz Montes de Oca de Pinar del Río (Cuba). Esta memoria aborda el diseño e implantación de un analizador de espectro a bajo coste, con el objeto de poder ser utilizado en centros educativos y profesionales de países con recursos económicos limitados. De esta manera, se propone realizar un analizador digital de espectro embebido en FPGA para el estudio de señales audio. En el documento se presenta primeramente un estudio de los analizadores comerciales y de los sistemas digitales disponibles en el mercado; así como una descripción de las características de los FPGAs. A continuación se detalla la fundamentación teórica de las herramientas usadas en el proceso de diseño e implantación y los módulos de diseño analógico y programación de software realizado en VHDL. Como resultado se tiene un analizador de espectro digital sobre FPGA capaz de medir el espectro completo de audio y ofrecer la posibilidad de elegir diferentes opciones de span, enventanado y escalado de ejes.Ingeniería IndustrialIndustria Ingeniaritz

Conversor resolver to digital en FPGA para plataforma de prototipado rápido de control

En los últimos años se ha impulsado la producción de vehículos eléctricos con varios fines, tales como la reducción de las emisiones de CO2 a la atmosfera y la minimización de la contaminación en las ciudades densamente pobladas, además de para la reducción de la dependencia de combustibles fósiles. En este sentido, el vehículo eléctrico ha supuesto una revolución tecnológica relevante, en el cual se ha sustituido el motor de combustión por un motor eléctrico y su correspondiente electrónica de potencia. El motor de tracción es una pieza fundamental en este tipo de vehículos, y requiere un conocimiento preciso de la posición angular del mismo para realizar los algoritmos de control que regulan la producción de par electromagnético en la máquina. En este sentido, aunque se consideren varias alternativas para la determinación de dicho ángulo, tales como el uso del encoder y el control sensorless, el resolver es el sistema de medida más utilizado para cumplir con esta función. En general, la adaptación de la medida de este sensor se realiza mediante un dispositivo hardware conocido como resolver-to-digital aunque, dependiendo del tipo de plataforma de control, como puede ser una plataforma de prototipado rápido de control, puede resultar de gran interés la implementación de estas funcionalidades en un dispositivo digital de alta velocidad, como puede ser una FPGA. Este proyecto se ha centrado en la modelización y simulación del algoritmo de conversión resolver-to-digital utilizando el diseño basado en modelos. Para ello, se ha utilizado el software Matlab/Simulink y se ha implementado una técnica basada en sobremuestreo y un seguidor de tipo PLL. Una vez validada su funcionalidad mediante bloques estándar de Simulink, se ha realizado la implementación y validación del algoritmo mediante XilinX System Generator para su futura implementación en una FPGA.Azken urteotan ibilgailu elektrikoen fabrikazioa bultzatu da zenbait helburu betetzeko, hala nola CO2 isurketak murrizteko, biztanle-kopuru handia duten hirietako kutsadura murrizteko eta erregai fosilekiko gizarteak duen menpekotasuna jaisteko, besteak beste. Alde horretatik, erreboluzio teknologiko garrantzitsua sortu du ibilgailu elektrikoak, non konbustio-motorra motor elektriko batek eta horri eragiten dion potentzia-elektronikak ordezkatu duten. Trakziorako motorra da mota horretako ibilgailuetako elementu nagusietako bat. Beharrezkoa da motorraren posizio angeluarraren ezagutza zehatza, momentu elektromagnetikoa kontrolatzen duten algoritmoak gauzatzeko. Alde horretatik eta posizio angeluarra zehazteko aukera ezberdinak kontsideratzen badira ere, hala nola encoderren edota sensorless kontrolen erabilera, erresolberra de funtzio hori betetzeko erabiltzen den neurgailu erabiliena. Oro har, sentsore horrek gauzatzen duen neurketaren adaptazioa resolver-to-digital izenarekin ezagutzen den gailu hardware baten bidez gauzatzen da. Hala ere eta kontrolerako erabiltzen den plataformaren menpe, prototipatze azkarrerako plataforma batetan adibidez, interesgarria izan daiteke funtzionalitate horiek abiadura azkarreko gailu digital batetan inplementatzea, adibidez FPGA batetan. Proiektu hau resolver-to-digital algoritmoaren modelizazioan eta simulazioan zentratu da, modeloetan oinarritutako diseinua erabiliz. Horretarako, Matlab/Simulink softwarea erabili da, eta gainlaginketan eta PLL motako jarraitzaile batetan oinarritutako teknika inplementatu da. Behin teknika horren funtzionalitatea Simulink-eko bloke estandarren bidez balioztatu ondoren, XilinX System Generator-en bidez inplementatu da algoritmoa, etorkizunean FPGA batetan integratzeko asmoarekin.In the last years the production of electric vehicles has been incentivized in order to achieve a number of objectives, such as the reduction of CO2 pollutants, as well as for the reduction of the pollution in cities with high populations and for the minimization of fuel dependency, among others. In this context, a relevant technological revolution has been produced with the penetration of the electric vehicle, where conventional combustion engines have been substituted by electric machines. The traction electric machine is one of the most relevant elements of this type of vehicle. In order to carry out the control algorithms that govern the electric machine electromagnetic torque productions it is mandatory to precisely determine the angular position of the rotor. Although several solutions can be considered for such angle determination, such as the usage of encoders or the implementation of sensorless control algorithms, up to date resolver sensors are the most widespread options in the automotive industry. In general, the adaptation of the measurement signals provided by the resolver is carried out using resolver-to-digital hardware devices. However and depending on the particular control platform, as it is the case of a rapid control prototyping platform, it can be of high interest to implement such functionalities in a high speed digital device such as an FPGA. This Project has been focused on the modeling and simulation of the resolver-to-digital algorithm using the model based design approach. In order to meet this target, the Matlab/Simulink software has been used, and an adaptation technique based on oversampling and a Phase Locked Loop has been implemented. Once the functionality of this implementation has been verified using standard Simulink blocks, it has been implemented an verified using XilinX System Generator for its future implementation in an FPGA

Implementación de un procesador digital de audio basado en FPGA

El procesado digital de señal aplicado al audio es un campo bien conocido y viene siendo aplicado con éxito creciente desde hace varias décadas. Sin embargo, los dispositivos utilizados para implementar algoritmos digitales de audio han sido tradicionalmente dispositivos de tipo DSP o procesadores de propósito general. Por otra parte, el procesado digital de señal basado en dispositivos FPGA es un campo en continuo desarrollo, mostrándose los dispositivos FPGA como una alternativa en crecimiento frente a los DPS, en algoritmos difícilmente implementables sobre DSP o sobre procesadores de propósito general. En el presente trabajo se estudia la viabilidad de adaptar algoritmos clásicos de procesado de audio a las características particulares de los dispositivos FPGA.Digital signal processing applied to audio is a well known area, and it has been successfully applied for several decades. However, the devices used to implement digital audio algorithms have been traditionally DSP type devices or general purpose processors. Moreover, the digital signal processing based on FPGA devices is a continuously developing field, showing FPGA devices as a growing alternative compared to DSP when algorithms are difficult to implement on DSP or general purpose microprocessors. In this paper we study the feasibility of adapting classical digital audio processing algorithms to the particular characteristics of FPGA devicesLorente Izquierdo, D. (2013). Implementación de un procesador digital de audio basado en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/33576Archivo delegad

DISEÑO E IMPLEMENTACIÓN DE UN ACELERADOR POR HARDWARE PARA FILTRO FIR PASO BANDA EN LA TARJETA PYNQ-Z1.

Esta investigación presenta al lector el proceso de diseño e implementación de un filtro FIR pasa banda por medio del entorno de trabajo PYNQ en la tarjeta PYNQ-Z1. El objetivo principal de este estudio consiste en acelerar el cálculo computacional que conlleva el uso de un filtro FIR pasa banda por medio del uso de hardware dedicado a este proceso. Para ello, se realizó de forma experimental dicha investigación, utilizando un FPGA como dispositivo de destino de hardware. Dentro de los resultados más importantes destaca el efecto de una menor atenuación en la banda de rechazo del filtro al truncar los coeficientes del filtro de punto flotante a valores enteros, lo que significa un compromiso entre precisión y velocidad al momento de realizar esta implementación. Finalmente, al comparar esta implementación en hardware con implementaciones por software, se puede comprobar que existe un incremento en el rendimiento de nuestra implementación, llegando a ser hasta 45 veces más eficiente que la implementación por software

Diseño de un sistema digital de adquisición programable para la implementación de filtros digitales

El procesamiento digital de señales es una de las ramas de la ingeniería que recién entre la década de los 80 y 90 ha tenido su auge sobre todo en las áreas militares, industriales, de comunicaciones. En Perú se enseña la asignatura de procesamiento digital de señal orientándose a la teoría y simulación del curso más que en el desarrollo practico del mismo. Implicando que los estudiantes no tengan una herramienta de bajo costo que les permita la implementación de filtros digitales y por ende no comprendan la importancia del procesamiento digital de señales. El objetivo del presente trabajo es el diseño de un sistema digital de adquisición programable para la implementación de filtros digitales cuyo propósito es desarrollar una herramienta que permita al usuario implementar filtros digitales de manera práctica y sencilla, reduzca el tiempo de implementación, sea un complemento en los sistemas de adquisición, facilidad de la personalización de filtros digitales. El proyecto se basa en la teoría en la teoría de Filtros digitales FIR por el método de ventanas y la implementación de filtros en hardware. Para el diseño del sistema se ha orientado a un módulo de pruebas, esto para realizar una demostración de los filtros digitales. Se utiliza el controlador DSPIC con el cual se implementan los filtros digitales, la conversión analógica/digital y la comunicación con el computador. El sistema de adquisición permite visualizar en una interfaz gráfica las señales filtradas y sin filtrar, seleccionar los filtros digitales y almacenar la información de la señal en el software Matlab, brindando una herramienta que permitirá a los usuarios realizar prácticas en la materia de filtros digitales en hardware.TesisCampus Lima Centr