System-on-chip architecture for secure sub-microsecond synchronization systems

213 p.En esta tesis, se pretende abordar los problemas que conlleva la protección cibernética del Precision Time Protocol (PTP). Éste es uno de los protocolos de comunicación más sensibles de entre los considerados por los organismos de estandarización para su aplicación en las futuras Smart Grids o redes eléctricas inteligentes. PTP tiene como misión distribuir una referencia de tiempo desde un dispositivo maestro al resto de dispositivos esclavos, situados dentro de una misma red, de forma muy precisa. El protocolo es altamente vulnerable, ya que introduciendo tan sólo un error de tiempo de un microsegundo, pueden causarse graves problemas en las funciones de protección del equipamiento eléctrico, o incluso detener su funcionamiento. Para ello, se propone una nueva arquitectura System-on-Chip basada en dispositivos reconfigurables, con el objetivo de integrar el protocolo PTP y el conocido estándar de seguridad MACsec para redes Ethernet. La flexibilidad que los modernos dispositivos reconfigurables proporcionan, ha sido aprovechada para el diseño de una arquitectura en la que coexisten procesamiento hardware y software. Los resultados experimentales avalan la viabilidad de utilizar MACsec para proteger la sincronización en entornos industriales, sin degradar la precisión del protocolo

System-on-chip architecture for secure sub-microsecond synchronization systems

213 p.En esta tesis, se pretende abordar los problemas que conlleva la protección cibernética del Precision Time Protocol (PTP). Éste es uno de los protocolos de comunicación más sensibles de entre los considerados por los organismos de estandarización para su aplicación en las futuras Smart Grids o redes eléctricas inteligentes. PTP tiene como misión distribuir una referencia de tiempo desde un dispositivo maestro al resto de dispositivos esclavos, situados dentro de una misma red, de forma muy precisa. El protocolo es altamente vulnerable, ya que introduciendo tan sólo un error de tiempo de un microsegundo, pueden causarse graves problemas en las funciones de protección del equipamiento eléctrico, o incluso detener su funcionamiento. Para ello, se propone una nueva arquitectura System-on-Chip basada en dispositivos reconfigurables, con el objetivo de integrar el protocolo PTP y el conocido estándar de seguridad MACsec para redes Ethernet. La flexibilidad que los modernos dispositivos reconfigurables proporcionan, ha sido aprovechada para el diseño de una arquitectura en la que coexisten procesamiento hardware y software. Los resultados experimentales avalan la viabilidad de utilizar MACsec para proteger la sincronización en entornos industriales, sin degradar la precisión del protocolo

System-on-chip architecture for secure sub-microsecond synchronization systems

213 p.En esta tesis, se pretende abordar los problemas que conlleva la protección cibernética del Precision Time Protocol (PTP). Éste es uno de los protocolos de comunicación más sensibles de entre los considerados por los organismos de estandarización para su aplicación en las futuras Smart Grids o redes eléctricas inteligentes. PTP tiene como misión distribuir una referencia de tiempo desde un dispositivo maestro al resto de dispositivos esclavos, situados dentro de una misma red, de forma muy precisa. El protocolo es altamente vulnerable, ya que introduciendo tan sólo un error de tiempo de un microsegundo, pueden causarse graves problemas en las funciones de protección del equipamiento eléctrico, o incluso detener su funcionamiento. Para ello, se propone una nueva arquitectura System-on-Chip basada en dispositivos reconfigurables, con el objetivo de integrar el protocolo PTP y el conocido estándar de seguridad MACsec para redes Ethernet. La flexibilidad que los modernos dispositivos reconfigurables proporcionan, ha sido aprovechada para el diseño de una arquitectura en la que coexisten procesamiento hardware y software. Los resultados experimentales avalan la viabilidad de utilizar MACsec para proteger la sincronización en entornos industriales, sin degradar la precisión del protocolo

Study and Design of Inter-Range Instrumentation Group Time Code B Synchronization of IEC 61850 Sampled Values

Distribution substations are an important part of a chain which delivers energy from power production to customers. They transform the voltage level from transmission levels, usually 35kV and up, to distribution levels ranging between 600 and 35000 V. Recent developments in the instrument transformer field have been toward low-power solutions which use digital measurement values called sampled values in place of analog voltages and currents in substations. The IEC 61850-9-2 standard and its implementation guideline 9-2 LE by the UCA international users group define an interface for sampled values. This interface is used between an IED and LPIT. The main requirement of using sampled values is accurate time synchronization in order to prevent phase misalignment resulting in unnecessary protection function tripping. 9-2 LE defines two methods for synchronization: 1PPS and PTP. Today, PTP is widely used in the western markets, but due to costs associated with PTP-capable GPS clocks and Ethernet switches as well as vendor inoperability problems, some markets are hesitant to take into use. The purpose of this thesis is to propose a solution to this problem: use IRIG-B as a synchronization method in a PTP grandmaster. This paper discusses the differences between these two time synchronization topologies, associated costs, disturbance handling, accuracy and it also discusses the design of IRIG-B to PTP conversion done in a bay-level device. The device acts as a PTP grandmaster but the source comes from an IRIG-B clock instead of a GPS PTP grandmaster clock. The results shown in this thesis demonstrate that using IRIG-B as a main or redundant source in synchronization of sampled values is a more cost-effective option, especially if the station is to be retrofitted with sampled values configuration. The proposed bay level device also maintains the desired accuracy levels of ±1 µs set by IEC 61850-5.fi=Opinnäytetyö kokotekstinä PDF-muodossa.|en=Thesis fulltext in PDF format.|sv=Lärdomsprov tillgängligt som fulltext i PDF-format

The Virtual Bus: A Network Architecture Designed to Support Modular-Redundant Distributed Periodic Real-Time Control Systems

The Virtual Bus network architecture uses physical layer switching and a combination of space- and time-division multiplexing to link segments of a partial mesh network together on schedule to temporarily form contention-free multi-hop, multi-drop simplex signalling paths, or 'virtual buses'. Network resources are scheduled and routed by a dynamic distributed resource allocation mechanism with self-forming and self-healing characteristics. Multiple virtual buses can coexist simultaneously in a single network, as the resources allocated to each bus are orthogonal in either space or time. The Virtual Bus architecture achieves deterministic delivery times for time-sensitive traffic over multi-hop partial mesh networks by employing true line-speed switching; delays of around 15ns at each switching point are demonstrated experimentally, and further reductions in switching delays are shown to be achievable. Virtual buses are inherently multicast, with delivery skew across multiple destinations proportional to the difference in equivalent physical length to each destination. The Virtual Bus architecture is not a purely theoretical concept; a small research platform has been constructed for development, testing and demonstration purposes

Co-design of Security Aware Power System Distribution Architecture as Cyber Physical System

The modern smart grid would involve deep integration between measurement nodes, communication systems, artificial intelligence, power electronics and distributed resources. On one hand, this type of integration can dramatically improve the grid performance and efficiency, but on the other, it can also introduce new types of vulnerabilities to the grid. To obtain the best performance, while minimizing the risk of vulnerabilities, the physical power system must be designed as a security aware system. In this dissertation, an interoperability and communication framework for microgrid control and Cyber Physical system enhancements is designed and implemented taking into account cyber and physical security aspects. The proposed data-centric interoperability layer provides a common data bus and a resilient control network for seamless integration of distributed energy resources. In addition, a synchronized measurement network and advanced metering infrastructure were developed to provide real-time monitoring for active distribution networks. A hybrid hardware/software testbed environment was developed to represent the smart grid as a cyber-physical system through hardware and software in the loop simulation methods. In addition it provides a flexible interface for remote integration and experimentation of attack scenarios. The work in this dissertation utilizes communication technologies to enhance the performance of the DC microgrids and distribution networks by extending the application of the GPS synchronization to the DC Networks. GPS synchronization allows the operation of distributed DC-DC converters as an interleaved converters system. Along with the GPS synchronization, carrier extraction synchronization technique was developed to improve the system’s security and reliability in the case of GPS signal spoofing or jamming. To improve the integration of the microgrid with the utility system, new synchronization and islanding detection algorithms were developed. The developed algorithms overcome the problem of SCADA and PMU based islanding detection methods such as communication failure and frequency stability. In addition, a real-time energy management system with online optimization was developed to manage the energy resources within the microgrid. The security and privacy were also addressed in both the cyber and physical levels. For the physical design, two techniques were developed to address the physical privacy issues by changing the current and electromagnetic signature. For the cyber level, a security mechanism for IEC 61850 GOOSE messages was developed to address the security shortcomings in the standard

Efficient and Scalable Computing for Resource-Constrained Cyber-Physical Systems: A Layered Approach

With the evolution of computing and communication technology, cyber-physical systems such as self-driving cars, unmanned aerial vehicles, and mobile cognitive robots are achieving increasing levels of multifunctionality and miniaturization, enabling them to execute versatile tasks in a resource-constrained environment. Therefore, the computing systems that power these resource-constrained cyber-physical systems (RCCPSs) have to achieve high efficiency and scalability. First of all, given a fixed amount of onboard energy, these computing systems should not only be power-efficient but also exhibit sufficiently high performance to gracefully handle complex algorithms for learning-based perception and AI-driven decision-making. Meanwhile, scalability requires that the current computing system and its components can be extended both horizontally, with more resources, and vertically, with emerging advanced technology. To achieve efficient and scalable computing systems in RCCPSs, my research broadly investigates a set of techniques and solutions via a bottom-up layered approach. This layered approach leverages the characteristics of each system layer (e.g., the circuit, architecture, and operating system layers) and their interactions to discover and explore the optimal system tradeoffs among performance, efficiency, and scalability. At the circuit layer, we investigate the benefits of novel power delivery and management schemes enabled by integrated voltage regulators (IVRs). Then, between the circuit and microarchitecture/architecture layers, we present a voltage-stacked power delivery system that offers best-in-class power delivery efficiency for many-core systems. After this, using Graphics Processing Units (GPUs) as a case study, we develop a real-time resource scheduling framework at the architecture and operating system layers for heterogeneous computing platforms with guaranteed task deadlines. Finally, fast dynamic voltage and frequency scaling (DVFS) based power management across the circuit, architecture, and operating system layers is studied through a learning-based hierarchical power management strategy for multi-/many-core systems

Arquitecturas system-on-chip para cyber physical system gateway en smart grid

178 p.La forma en que funciona la red eléctrica no ha cambiado mucho desde su creación en la década de 1930, los métodos y medios de transmisión de los datos siguen siendo similares. Aunque la infraestructura general permanece inalterada, algunas tecnologías han cambiado desde entonces, y el ritmo de cambio ha aumentado significativamente en la última década. Por ejemplo, la introducción de las Tecnologías de la Información y las Comunicaciones (TICs) en la operación de las redes eléctricas ha dado como resultado una red compleja denominada Smart Grid. En términos generales, el sistema eléctrico actual consiste en una compleja red en la que están interconectadas las centrales eléctricas, la infraestructura de transporte de electricidad, la infraestructura de distribución, y la carga.Desde un punto de vista tecnológico, la Smart Grid puede ser vista como una superposición de una red de comunicación sobre la red eléctrica. La red de comunicaciones de la Smart Grid es un tipo de red capaz de proporcionar servicios avanzados, como el envío de datos de sensores en tiempo real, la redundancia y la ciber-seguridad. Se implementa utilizando una variedad de tecnologías de redes y medios de comunicación, incluyendo el mismo cableado eléctrico, redes inalámbricas y otras infraestructuras de comunicaciones existente, como las redes Ethernet basadas en cables de cobre o fibra óptica. Existen ventajas y desventajas asociadas a cada opción y es probable que los tres enfoques puedan utilizarse para las comunicaciones en la Smart Grid. Como resultado, las redes mencionadas se integran finalmente en el sistema, lo que obliga a que los equipos utilizados para gestionar las comunicaciones sean completamente heterogéneos. Por ello, desde una perspectiva global que favorezca la interoperabilidad, es imprescindible disponer de dispositivos de comunicaciones que combinen requisitos de procesamiento en tiempo real, sincronización avanzada, alta disponibilidad en las comunicaciones, reconfigurabilidad y ciber-seguridad. Estos dispositivos se conocen comúnmente como Cyber Physical System (CPS).A modo de resumen, un CPS típico se compone de varios dispositivos conectados a través de redes cableadas e inalámbricas. Estos dispositivos abarcan desde plataformas embebidas, sistemas en tiempo real, sensores y actuadores, hasta dispositivos en red. Por lo tanto, los CPS se benefician de los continuos desarrollos de nuevas plataformas de computación y sensórica de bajo coste, las comunicaciones inalámbricas, las redes de comunicación de gran ancho de banda y sistemas que permiten realizar una gestión más eficiente de la energía de los dispositivos.La propuesta de investigación presentada en esta tesis busca realizar contribuciones en el campo de los sistemas embebidos, planteando una arquitectura común de nodos que sirva como referencia de arquitectura CPS para la Smart Grid. Esta arquitectura deberá dar solución a la integración directa de los nodos en la red, permitiendo a su vez procesamiento en tiempo real, necesario en ciertas secciones y operaciones de la Smart Grid.En primer lugar, se presentará una visión general de la red eléctrica actual (Smart Grid). En particular, se describirá los elementos fundamentales de una subestación, y se presentará los estándares de comunicación utilizados para garantizar y satisfacer los requisitos de interoperatividad que deben cumplir las redes de transmisión y distribución modernas. A continuación, se describirán los requisitos y las características de funcionamiento que debe cumplir un dispositivo CPS Gateway para poder ser utilizado en la red eléctrica inteligente. Por otra parte, se definirá un CPS y se describirán sus partes, características y campos de aplicación. A continuación, se realizará un estudio detallado de varias arquitecturas existentes que representan ventajas significativas para su utilización en la Smart Grid. En segundo lugar, se propondrán arquitecturas CPS Gateway sobre plataformas reconfigurables System-on-Chip que garantice procesamiento en tiempo real, necesario en ciertas secciones y operaciones de la Smart Grid. También, deberá incorporar mecanismos avanzados de sincronización, comunicaciones de alta disponibilidad mediante comunicaciones redundantes, compatibilidad con la infraestructura de automatización de subestaciones actualmente en fase de despliegue (IEC 61850) y ciber-seguridad para las tramas SV y GOOSE.Para finalizar, el dispositivo Zynq de Xilinx será utilizado como plataforma de validación de las arquitecturas propuestas. La última parte de la tesis, describirá el hardware utilizado para realizar los experimentos. A continuación, se describirán los experimentos realizados para validar las arquitecturas. En este sentido, se implementarán tres arquitecturas para verificar el funcionamiento del CPS Gateway. La primera arquitectura, tendrá como finalidad validar los requisitos de sincronización, interoperabilidad y alta disponibilidad. En la segunda arquitectura se implementará un protocolo y un módulo de comunicaciones que permita la configuración remota del CPS Gateway. Finalmente en la tercera arquitectura se propondrá el uso de cifrado simétrico como mecanismo de ciber-seguridad para las tramas SV y GOOSE

Embedded System Design

A unique feature of this open access textbook is to provide a comprehensive introduction to the fundamental knowledge in embedded systems, with applications in cyber-physical systems and the Internet of things. It starts with an introduction to the field and a survey of specification models and languages for embedded and cyber-physical systems. It provides a brief overview of hardware devices used for such systems and presents the essentials of system software for embedded systems, including real-time operating systems. The author also discusses evaluation and validation techniques for embedded systems and provides an overview of techniques for mapping applications to execution platforms, including multi-core platforms. Embedded systems have to operate under tight constraints and, hence, the book also contains a selected set of optimization techniques, including software optimization techniques. The book closes with a brief survey on testing. This fourth edition has been updated and revised to reflect new trends and technologies, such as the importance of cyber-physical systems (CPS) and the Internet of things (IoT), the evolution of single-core processors to multi-core processors, and the increased importance of energy efficiency and thermal issues