Performance analysis of massively parallel embedded hardware architectures for retinal image processing

This paper examines the implementation of a retinal vessel tree extraction technique on different hardware platforms and architectures. Retinal vessel tree extraction is a representative application of those found in the domain of medical image processing. The low signal-to-noise ratio of the images leads to a large amount of low-level tasks in order to meet the accuracy requirements. In some applications, this might compromise computing speed. This paper is focused on the assessment of the performance of a retinal vessel tree extraction method on different hardware platforms. In particular, the retinal vessel tree extraction method is mapped onto a massively parallel SIMD (MP-SIMD) chip, a massively parallel processor array (MPPA) and onto an field-programmable gate arrays (FPGA)This work is funded by Xunta de Galicia under the projects 10PXIB206168PR and 10PXIB206037PR and the program Maria BarbeitoS

Split and Shift Methodology: Overcoming Hardware Limitations on Cellular Processor Arrays for Image Processing

Na era multimedia, o procesado de imaxe converteuse nun elemento de singular importancia nos dispositivos electrónicos. Dende as comunicacións (p.e. telemedicina), a seguranza (p.e. recoñecemento retiniano) ou control de calidade e de procesos industriais (p.e. orientación de brazos articulados, detección de defectos do produto), pasando pola investigación (p.e. seguimento de partículas elementais) e diagnose médica (p.e. detección de células estrañas, identificaciónn de veas retinianas), hai un sinfín de aplicacións onde o tratamento e interpretación automáticas de imaxe e fundamental. O obxectivo último será o deseño de sistemas de visión con capacidade de decisión. As tendencias actuais requiren, ademais, a combinación destas capacidades en dispositivos pequenos e portátiles con resposta en tempo real. Isto propón novos desafíos tanto no deseño hardware como software para o procesado de imaxe, buscando novas estruturas ou arquitecturas coa menor area e consumo de enerxía posibles sen comprometer a funcionalidade e o rendemento

On Chip Implementation of a Pixel-Parallel Approach for Retinal Vessel Tree Extraction

Abstract-Retinal vessel tree extraction from angiography images play an important role not only in the medical domain, but also in biometric identification applications. From the image processing point of view, a lot of algorithms and strategies have been developed to deal with this topic. Although reliable results have been obtained, the main disadvantage in most of these proposals is still the high computation effort required. In this paper, a methodology to extract the retinal vessel tree has been developed, specially defined in terms of fine grain SIMD processing with the purpose of improving the computation time. The proposal has been implemented on the SIMD processor array chip SCAMP-3. The execution times for the main modules of the proposed algorithm have been included to show its capability

Automatic Pixel-Parallel Extraction of the Retinal Vascular Tree Algorithm Design, On-Chip Implementation an Applications

[Resumen] La tesis doctoral propone un nuevo algoritmo para la extracción del árbol arterio-venoso en imágenes digitales de retina usando sistemas pixel paralelo que le confiere un procesamiento a alta velocidad, Inicialmente el problema de la extracción del árbol arterio venoso se estudió desde el punto de vista del procesamiento de imágenes utilizando técnicas pixel paralelo, concretamente bajo el paradigma de las Cellular Neural Networks. Este algoritmo utiliza una técnica de contornos activos, los Pixel level snakes (PLS) que permiten aprovechar las ventajas de los contornos activos, como es su capacidad de funcionamiento con contornos borrosos así como su robustez ante el ruido, y al mismo tiempo todo ello procesándose a una alta velocidad de computación. Esta técnica permite también su proyección en un dispositivo hardware específico. La primera versión del algoritmo fue diseñada basándose en el paradigma CNN. Los resultados obtenidos eran buenos bajo el punto de vista del procesado de imagen. Sin embargo, la complejidad de algunas de las operaciones propuestas en esta versión eran de una alta complejidad para ser implementados en los chips pixel paralelos actuales con capacidades SIMD (Single Instruction Multiple Data). Esta versión ha sido redefinida para ser implementada en un chip SIMD. Esta última versión ha sido analizada desde un punto de vista del ajuste de los resultados y desde el punto de vista de la velocidad de ejecución. Para el primer análisis se ha hecho uso de una base de datos pública, concretamente la DRIVE (Digital Retinal Image for Vessel Extraction). Para el análisis de los tiempos de ejecución, se implementó el algoritmo en un chip específico, el SCAMP-3 vision system. El análisis de ambos aspectos ha permitido observar, que el ajuste obtenido sobre los resultados es alto, aunque existen algoritmos con un ajuste mejor, y el tiempo de ejecución es realmente rápido y no existe ningún algoritmo en la bibliografía que mejore el tiempo obtenido con la implementación propuesta en esta tesis. Asimismo se ha realizado un estudio de la mejora que se podría obtener utilizando una técnica de solapamiento, puesto que debido a la alta resolución de las imágenes utilizadas, estas se han tenido que dividir en subventanas para su procesamiento. Este análisis ha demostrado que la mejora obtenida es mínima en comparación con el notable incremento del tiempo de ejecución, siendo descartada su utilización. Una vez demostrado el funcionamiento del algoritmo se ha procedido a su inclusión en aplicaciones prácticas que se encontraban ya funcionando utilizando algoritmos clásicos para la extracción del árbol arterio venoso. Las aplicaciones corresponden a dos ámbitos diferentes con necesidades propias, el ámbito médico y la autenticación de personas. Para la autenticación de personas se observó que el funcionamiento es igual que usando las versiones clásicas, manteniendo un 100% de efectividad en la identificación de personas. En el caso de la aplicación médica, se incluyó dentro de un sistema de estimación del índice arterio-venoso, mostrando un funcionamiento con valores similares

Dynamically reconfigurable architecture for embedded computer vision systems

The objective of this research work is to design, develop and implement a new architecture which integrates on the same chip all the processing levels of a complete Computer Vision system, so that the execution is efficient without compromising the power consumption while keeping a reduced cost. For this purpose, an analysis and classification of different mathematical operations and algorithms commonly used in Computer Vision are carried out, as well as a in-depth review of the image processing capabilities of current-generation hardware devices. This permits to determine the requirements and the key aspects for an efficient architecture. A representative set of algorithms is employed as benchmark to evaluate the proposed architecture, which is implemented on an FPGA-based system-on-chip. Finally, the prototype is compared to other related approaches in order to determine its advantages and weaknesses

Ultra Low Energy Analog Image Processing Using Spin Neurons

In this work we present an ultra low energy, 'on-sensor' image processing architecture, based on cellular array of spin based neurons. The 'neuron' constitutes of a lateral spin valve (LSV) with multiple input magnets, connected to an output magnet, using metal channels. The low resistance, magneto-metallic neurons operate at a small terminal voltage of ~20mV, while performing analog computation upon photo sensor inputs. The static current-flow across the device terminals is limited to small periods, corresponding to magnet switching time, and, is determined by a low duty-cycle system-clock. Thus, the energy-cost of analog-mode processing, inevitable in most image sensing applications, is reduced and made comparable to that of dynamic and leakage power consumption in peripheral CMOS units. Performance of the proposed architecture for some common image sensing and processing applications like, feature extraction, halftone compression and digitization, have been obtained through physics based device simulation framework, coupled with SPICE. Results indicate that the proposed design scheme can achieve more than two orders of magnitude reduction in computation energy, as compared to the state of art CMOS designs, that are based on conventional mixed-signal image acquisition and processing schemes. To the best of authors' knowledge, this is the first work where application of nano magnets (in LSV's) in analog signal processing has been proposed

A 1,000 Frames/s Programmable Vision Chip with Variable Resolution and Row-Pixel-Mixed Parallel Image Processors

A programmable vision chip with variable resolution and row-pixel-mixed parallel image processors is presented. The chip consists of a CMOS sensor array, with row-parallel 6-bit Algorithmic ADCs, row-parallel gray-scale image processors, pixel-parallel SIMD Processing Element (PE) array, and instruction controller. The resolution of the image in the chip is variable: high resolution for a focused area and low resolution for general view. It implements gray-scale and binary mathematical morphology algorithms in series to carry out low-level and mid-level image processing and sends out features of the image for various applications. It can perform image processing at over 1,000 frames/s (fps). A prototype chip with 64 × 64 pixels resolution and 6-bit gray-scale image is fabricated in 0.18 μm Standard CMOS process. The area size of chip is 1.5 mm × 3.5 mm. Each pixel size is 9.5 μm × 9.5 μm and each processing element size is 23 μm × 29 μm. The experiment results demonstrate that the chip can perform low-level and mid-level image processing and it can be applied in the real-time vision applications, such as high speed target tracking

Retinal blood vessel segmentation for macula detachment surgery monitoring instruments

Peer Reviewedhttps://deepblue.lib.umich.edu/bitstream/2027.42/144261/1/cta2462_am.pdfhttps://deepblue.lib.umich.edu/bitstream/2027.42/144261/2/cta2462.pd