CRESCIMENTO E DESENVOLVIMENTO DE AVEIA PRETA EM RESPOSTA À INOCULAÇÃO COM Azospirillum brasilense E ADUBAÇÃO NITROGENADA

A bactéria Azospirillum brasilense vem ganhando destaque quando inoculadas em sementes, resultando em incrementos no sistema radicular, produção de massa seca e produtividade das culturas. Objetivou-se com esse trabalho avaliar o efeito da inoculação de A. brasilense e a aplicação de diferentes doses de nitrogênio sob a produção da aveia preta. O experimento foi realizado nas dependências do campo experimental pertencente à Faculdade de Tecnologia Paulista, Lupércio-SP, cujas coordenadas geográficas de referência são: latitude: 22º24'59'' S, longitude 49°48'56'' W e altitude 669 m. O delineamento experimental foi em blocos casualizados com cinco tratamentos (T1= testemunha, aveia preta não inoculada com A. brasilense e sem aplicação de N; T2= A. brasilense na dose de 0,25 mL/ 14 g de semente, no momento da semeadura; T3= N 50% na dose de 19 g/ 2 m², 30 dias após a germinação; T4= N 100% na dose de 38 g/ 2 m² e T5= N 150% na dose de 57 g/ 2 m², 30 dias após a germinação) e quatro repetições. A semeadura foi realizada manualmente e em linhas, sendo semeadas 292 sementes por metro linear. Aos 90 dias após a semeadura avaliou-se a altura das plantas e em seguida, as plantas foram colhidas e avaliada a massa fresca da parte aérea e das sementes e, após secas em estufa, avaliou-se a massa seca da parte aérea e sementes. Houve efeito significativo da aplicação de A. brasilense e nitrogênio em plantas de aveia preta para todos os parâmetros avaliados, exceto altura, massa seca da parte aérea e massa fresca da semente

Infected pancreatic necrosis: outcomes and clinical predictors of mortality. A post hoc analysis of the MANCTRA-1 international study

: The identification of high-risk patients in the early stages of infected pancreatic necrosis (IPN) is critical, because it could help the clinicians to adopt more effective management strategies. We conducted a post hoc analysis of the MANCTRA-1 international study to assess the association between clinical risk factors and mortality among adult patients with IPN. Univariable and multivariable logistic regression models were used to identify prognostic factors of mortality. We identified 247 consecutive patients with IPN hospitalised between January 2019 and December 2020. History of uncontrolled arterial hypertension (p = 0.032; 95% CI 1.135-15.882; aOR 4.245), qSOFA (p = 0.005; 95% CI 1.359-5.879; aOR 2.828), renal failure (p = 0.022; 95% CI 1.138-5.442; aOR 2.489), and haemodynamic failure (p = 0.018; 95% CI 1.184-5.978; aOR 2.661), were identified as independent predictors of mortality in IPN patients. Cholangitis (p = 0.003; 95% CI 1.598-9.930; aOR 3.983), abdominal compartment syndrome (p = 0.032; 95% CI 1.090-6.967; aOR 2.735), and gastrointestinal/intra-abdominal bleeding (p = 0.009; 95% CI 1.286-5.712; aOR 2.710) were independently associated with the risk of mortality. Upfront open surgical necrosectomy was strongly associated with the risk of mortality (p < 0.001; 95% CI 1.912-7.442; aOR 3.772), whereas endoscopic drainage of pancreatic necrosis (p = 0.018; 95% CI 0.138-0.834; aOR 0.339) and enteral nutrition (p = 0.003; 95% CI 0.143-0.716; aOR 0.320) were found as protective factors. Organ failure, acute cholangitis, and upfront open surgical necrosectomy were the most significant predictors of mortality. Our study confirmed that, even in a subgroup of particularly ill patients such as those with IPN, upfront open surgery should be avoided as much as possible. Study protocol registered in ClinicalTrials.Gov (I.D. Number NCT04747990)

Improving the VLSI circuit design flow through cell movements during global routing

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2023.O projeto de circuitos integrados Very Large-Scale Integration (VLSI) atualmente contém tarefas extremamente complexas e por isso, deve seguir um fluxo estritamente utilizando ferramentas computacionais sofisticadas designadas Electronic Design Automation (EDA). Devido à complexidade dos circuitos contemporâneos, a descrição física tornou-se um passo crucial para alcançar o fechamento do projeto. Neste contexto, os processos de posicionamento e roteamento são partes fundamentais da propriedade física, uma vez que impactam diretamente o desempenho, a área, o consumo de energia e a confiabilidade do circuito. Para lidar com tal complexidade dos circuitos VLSI modernos, as etapas de posicionamento e roteamento são normalmente abordadas separadamente, aplicando-se uma abordagem de \"divisão e conquista\". Infelizmente, devido ao aumento contínuo da complexidade das regras de projeto, a convergência de soluções pode sofrer desalinhamento, e os efeitos de um posicionamento insatisfatório serão notados tão somente durante o roteamento, quando o posicionamento for considerado fixo. Esta tese apresenta uma técnica chamada ILPGRC, que significa \"ILP-Based Global Routing Optimization With Cell Movements\". O núcleo da técnica ILPGRC é composto por um modelo de Programação Linear Inteira (ILP) que simultaneamente move células e re-roteia as interconexões. A técnica ILPGRC permite a realocação de células que podem levar a problemas de roteamento, sem comprometer a qualidade em relação ao número de VIAs (Vertical Interconnection Access), comprimento das interconexões e visíveis de regras de projeto (Design Rule Violations - DRVs). Esta tese também propõe uma estratégia de particionamento chamada Checkered Paneling, que reduz o tamanho de entrada do modelo ILP, tornando esta abordagem escalável. A estratégia de Checkered Paneling também permite a execução de vários modelos ILP em paralelo, fornecendo assistência para grandes circuitos. Além disso, esta tese apresenta uma abordagem baseada em cluster de Gcells para legalizar a solução com o mínimo de perturbação. O método proposto é testado nos benchmarks da competição ACM/IEEE International Symposium on Physical Design (ISPD) 2018 e 2019 dentro de um fluxo de síntese física composto por ferramentas acadêmicas de posicionamento e roteamento do estado da arte. Os resultados após o roteamento detalhado mostram que a técnica ILPGRC pode reduzir, em média, o número de VIAs em 4,69%, com menos de 1% de impacto no comprimento das interconexões. Além disso, o ILPGRC reduz o número de DRVs na maioria dos casos, sem deixar interconexões incompletas. Comparando ILPGRC com o estado de trabalho da arte CRP 2.0, ILPGRC reduz o número de VIAs em 5,61% em média, enquanto o CRP 2.0 atinge apenas 3,59% de redução, assumindo a mesma referência, com um impacto semelhante no comprimento das interconexões.Abstract: The design of current Very Large-Scale Integrated (VLSI) circuits is an extremely complex task and, therefore, must follow a strict flow using sophisticated computational tools referred to as Electronic Design Automation (EDA). Due to the complexity of contemporary circuits, physical synthesis has become a crucial step for achieving design closure. In this context, the placement and routing processes are key parts of the physical synthesis since they directly impact the circuit performance, area, power consumption, and reliability. To handle the high complexity of modern VLSI circuits, placement and routing steps are typically tackled separately by applying a divide-and-conquer approach. Unfortunately, due to the continuous increase of design rules complexity, the convergence of solutions can suffer from misalignment, and the effects of an unsatisfactory placement will be noticed only during routing when the placement would be considered fixed. This thesis presents a technique called ILPGRC, which stands for ?ILP-Based Global Routing Optimization With Cell Movements\". The core of ILPGRC is composed of an Integer Linear Programming (ILP) model that simultaneously moves cells and reroutes the nets. ILPGRC enables the relocation of cells that can lead to routing issues without compromising the quality concerning the number of VIAs, wirelength, and Design Rule Violations (DRVs). This thesis also proposes a partitioning strategy named Checkered paneling, which reduces the input size of the ILP model, making this approach scalable. The Checkered paneling strategy enables the execution of multiple ILP models in parallel, providing a speedup for large circuits. Additionally, this thesis presents a GCell cluster-based approach to legalize the solution with minimum disturbance and displacement. The proposed method is tested on the ACM/IEEE International Symposium on Physical Design (ISPD) 2018 and 2019 contest benchmarks within a physical synthesis flow composed of state-of-the-art place and route academic tools. The results after the detailed routing show that ILPGRC can reduce, on average, the number of VIAs by 4.69% with less than 1% impact on wirelength. Furthermore, ILPGRC reduces the number of DRVs in most cases with no open nets left. Comparing ILPGRC with the so-far state-of-the-art work CRP 2.0, ILPGRC reduces, on average, the number of VIAs by 5.61% while CRP 2.0 only achieves 3.59% assuming the same baseline, with a similar impact in the wirelength. This comparison indicates that ILPGRC is the best approach to optimize the detailed routing solution through cell movements during global routing, working as an additional step between global routing and detailed routing in the physical design flow

Avaliação quantitativa do impacto da organização dos dados na execução de programas: estudos de caso no contexto da síntese física

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Ciência da Computação, Florianópolis, 2018.Em diversos domínios de aplicação, os programas precisam manipular grandes quantidades de dados e ao mesmo tempo, explorar a arquitetura de hardware da máquina hospedeira a fim de otimizar o desempenho. Por exemplo, game engines devem renderizar gráficos 3D com imagens de alta resolução, simular sistemas físicos realistas e também processar sistemas complexos de inteligência artificial num curto período de tempo. Para atender a esses requisitos, vários conceitos e padrões de projetos são aplicados durante o desenvolvimento de um jogo. Similarmente, as ferramentas de síntese física devem lidar com grandes quantidades de dados para resolver problemas relacionados ao projeto de circuitos com milhões de células. Os componentes pertencentes à síntese física podem ser representados utilizando-se o modelo de programação orientada a objetos (OOD). No entanto, usar esse modelo pode levar a objetos excessivamente complexos que resultam em desperdício de espaço de memória, o qual prejudica a exploração da localidade espacial na memória cache, consequentemente, degradando o tempo de execução do software. Este trabalho propõe uma organização eficiente dos dados para diferentes etapas da síntese física baseada no modelo orientado a dados (DOD). Diferentemente de OOD, o modelo DOD se concentra em como os dados são organizados na memória. Como consequência, DOD proporciona uma melhor exploração da localidade espacial da memória cache levando a uma redução no tempo de execução. Para avaliar o impacto da organização dos dados na memória cache, este trabalho compara o número de cache misses e o tempo de execução para quatro estudos de caso no contexto da síntese física, desenvolvidos com os modelos DOD e OOD, em versões sequenciais e paralelas. Os resultados experimentais mostraram que os estudos de caso usando DOD, e agrupamento dos dados quando apropriado, resultaram em reduções significativas em relação ao OOD no número de cache misses e no tempo de execução para 7 dos 8 cenários avaliados. No melhor cenário esta redução foi de até cinco ordens de grandeza no número de cache misses. No cenário menos favorável, o estudo de caso modelado com DOD executou tão rápido quanto o modelado com OOD.Abstract : In several application domains, programs have to deal with huge amount of data while exploiting the hardware architecture of the hosting machine. For example, modern game engines must render 3D graphics for high resolution images, model realistic physical systems, and also process complex artificial intelligence systems. To fulfill such requirements, several concepts and design patterns are applied during the game development. Similarly, physical design tools must handle huge amounts of data in order to solve problems for circuits with millions of cells. The physical design components may be represented by using the Object-Oriented Design (OOD) model. However, using this model may lead to overly complex objects that result in waste of cache memory space. This memory wasting harms the exploitation of locality by the cache memory and, consequently, degrades software runtime. This work proposes an efficient organization of the data for different physical design tasks based on the Data-Oriented Design (DOD) model. Unlike OOD, DOD model focuses on how the data is organized in the memory. As a consequence, DOD may better explore cache spatial locality and reduce the total runtime. In order to evaluate the impact of the data organization in the cache memory, this work compares the number of cache misses and runtime of four case studies in the context of physical design, developed with both the OOD and the DOD models, in sequential and parallel versions. The experimental results showed that the case studies using DOD, and data grouping when appropriate, resulted in significant reductions in comparison with OOD in the number of cache misses and runtime for 7 out of the 8 evaluated scenarios. In the best scenario, such reduction was up to five orders of magnitude in the number of cache misses. In the least favorable scenario, the case study modeled with DOD executed as fast as the one with OOD

Deep Lexical Segmentation and Syntactic Parsing in the Easy-First Dependency Framework

International audienc