Shear-induced crystallization of model polymers

The properties of a product made of semi-crystalline polymers strongly depend on both molecular parameters and on the processing conditions applied. This dissertation is focused on flow-induced structure formation correlating the material and crystallization time scales with the structure development in isotactic polypropylene (iPP) after a temperature quench. Morphological changes during the quiescent (no flow prior to crystallization) and shear-induced (with flow prior to crystallization) isothermal crystallization have been monitored with optical microscopy, light scattering and rheology. The experiments have the purpose to identify the effects of shear rate, total strain, molar mass and high molecular weight fraction on the crystallization of iPP. Dimensionless quantities are introduced to correlate the characteristic time scales with structure development; namely, the Weissenberg number ( We), consisting of the product of the applied shear rate and a material characteristic relaxation time ([special characters omitted]) is introduced to demonstrate the transition from spherulitic to oriented structure. A dimensionless characteristic crystallization time scale (τ), defined as the ratio of the experimental time and a characteristic crystallization time, and allows for comparison of crystallization patterns of samples with different molecular specifications (molecular weight, molecular weight distribution) and at different thermo-mechanical conditions. Wide-angle X-ray diffraction (WAXD) and differential scanning calorimetry (DSC) show the characteristics of the crystalline populations present in the cooled samples after completion of crystallization

Implémentation à haute performance de la fonction de hachage cryptographique SHA3 sur des circuits FPGA

The cryptographic hash function is an essential element of sensitive communications, especially in banking, military and healthcare fields. It ensures secure communication through data integrity and authenticity verification, password management,electronic signature, and other important cryptographic roles.According to the National Institute of Standards and Technology (NIST), the Keccak hash function (i.e. SHA3) is the most resistant against recent attacks due to the combination of five sub-functions (Theta, Rho, Pi, Chi and Iota) forming the core of the SHA3 algorithm. However, hardware implementation is necessary to strengthen the security of embedded systems using the SHA3, and to accelerate data processing time.In order to meet this need, our work consists in proposing two hardware implementation architectures on FPGA circuits allowing an increase in terms of maximum frequency and throughput.In our first contribution, we have reduced the critical path of data processing by using a technique that allows both multiplexing of round constants (RC) used in Iota sub- function step and reducing the number of logical operations used in Rho sub-function step.Our second contribution is revolved around increasing the throughput, and generating several output lengths of SHA3 (224, 256, 384, and 512 bits). Therefore, we have developed a hardware architecture based on parallel data processing allowing a higher throughput, and a generator block producing four output lengths.The implementation of the proposed designs was done on Xilinx FPGA devices of Virtex family (Virtex5 and Virtex6). We have used the Xilinx ISE development environment to evaluate the performances of our designs.The comparative study of related works’ results with ours shows the effectiveness of our approaches, especially in terms of maximum frequency and throughput.La fonction de hachage cryptographique est un élément essentiel des communications sensibles, notamment dans le domaine bancaire, militaire et de santé. Elle permet d’assurer une communication sécurisée par le biais de la vérification de l’intégrité et l’authenticité des données, la gestion des mots de passe, la signature électronique, et d’autres rôles cryptographiques importants.Selon l’institut américain des standards NIST (National Institut of Standards and Technologies), la fonction de hachage Keccak (i.e. SHA3) est la plus résistante aux attaques récentes. Ceci est dû à la combinaison de cinq sous-fonctions de permutations (Thêta, Rho, Pi, Chi et Iota) formant le noyau de l’algorithme SHA3.Cependant, une implémentation matérielle est nécessaire d’une part pour renforcer la sécurité des systèmes embarqués utilisant la SHA3, et d’autre part pour accélérer le temps de traitement.Afin de répondre à ce besoin, notre travail de thèse consiste à proposer deux architectures d’implémentation matérielle sur des circuits FPGA permettant respectivement l’augmentation de la fréquence maximale et du débit.Dans notre première contribution, nous avons réduit le chemin critique des données à traiter en utilisant une technique permettant à la fois un multiplexage des constantes d’itération (RC : Round Constant) utilisées lors de l’exécution de la sousfonction Iota et de réduire le nombre d’opérations logiques de la sous-fonction Rho.Notre deuxième contribution a pour objectif l’augmentation du débit de traitement, et la génération de plusieurs tailles de la sortie de SHA3 (224, 256, 384, et 512 bits). Pour ce faire, nous avons développé une architecture basée sur un traitement parallèle de données permettant un débit plus élevé, et sur l’utilisation d’un bloc générateur pour produire les quatre tailles de sortie. L’implémentation des approches proposées a été faite sur les circuits FPGA Xilinx de la famille Virtex (Virtex5 et Virtex6). Nous avons utilisé l’environnement de développement Xilinx ISE pour évaluer les performances de nos conceptions.L’étude comparative de nos résultats obtenus avec ceux des travaux connexes montre l’efficacité de nos approches notamment au niveau de la fréquence maximale et du débit de traitement

La Contribution des Entreprises de la Région Tanger-Tétouan-Al-Hoceima à la Résilience Régionale et au Développement Durable

<p>Le développement économique, social et environnemental durable est devenu un enjeu crucial dans le monde actuel. Pour atteindre cette durabilité, une approche de résilience durable est nécessaire, notamment dans les régions vulnérables aux impacts du changement climatique et connaissant une croissance rapide. Au Maroc, la région de Tanger-Tétouan-Alhoceima est dynamique économiquement, mais est également confrontée à des défis environnementaux tels que la dégradation des ressources naturelles et les risques de catastrophes naturelles liées au changement climatique. Dans ce contexte, les entreprises de la région ont un rôle crucial à jouer dans la promotion de la résilience territoriale et du développement durable. Cette étude vise donc à examiner le rôle des entreprises dans la promotion de la résilience régionale et du développement durable dans la région de Tanger-Tétouan-Alhoceima au Maroc. Pour y parvenir, cet article se concentrera sur la définition du concept de la résilience régional et son service au développement durable, sur l'examen du rôle des entreprises dans la promotion du développement durable et de la résilience territoriale, et sur l'analyse des pratiques des entreprises installées dans la région de Tanger-Tétouan-Al Hoceima. Finalement, cet article soulignera l'importance de la collaboration entre les gouvernements, les entreprises et la société civile pour promouvoir la durabilité et la résilience des régions.</p&gt