Estimates of recent and historical effective population size in turbot, seabream, seabass and carp selective breeding programmes

BACKGROUND: The high fecundity of fish species allows intense selection to be practised and therefore leads to fast genetic gains. Based on this, numerous selective breeding programmes have been started in Europe in the last decades, but in general, little is known about how the base populations of breeders have been built. Such knowledge is important because base populations can be created from very few individuals, which can lead to small effective population sizes and associated reductions in genetic variability. In this study, we used genomic information that was recently made available for turbot (Scophthalmus maximus), gilthead seabream (Sparus aurata), European seabass (Dicentrarchus labrax) and common carp (Cyprinus carpio) to obtain accurate estimates of the effective size for commercial populations. METHODS: Restriction-site associated DNA sequencing data were used to estimate current and historical effective population sizes. We used a novel method that considers the linkage disequilibrium spectrum for the whole range of genetic distances between all pairs of single nucleotide polymorphisms (SNPs), and thus accounts for potential fluctuations in population size over time. RESULTS: Our results show that the current effective population size for these populations is small (equal to or less than 50 fish), potentially putting the sustainability of the breeding programmes at risk. We have also detected important drops in effective population size about five to nine generations ago, most likely as a result of domestication and the start of selective breeding programmes for these species in Europe. CONCLUSIONS: Our findings highlight the need to broaden the genetic composition of the base populations from which selection programmes start, and suggest that measures designed to increase effective population size within all farmed populations analysed here should be implemented in order to manage genetic variability and ensure the sustainability of the breeding programmes. SUPPLEMENTARY INFORMATION: The online version contains supplementary material available at 10.1186/s12711-021-00680-9

Voie de grand parcours et dessertes locales entre Orléans et Paris. La place du carrefour dans l’espace environnant

La confrontation des données issues de la fouille d’un segment de la voie de grand parcours Orléans-Paris à Massy (Essonne) à celle des opérations archéologiques environnantes a révélé la présence d’un carrefour de dessertes locales qui aurait fonctionné de la période gauloise à la période gallo-romaine. Des travaux d’arpentage menés à partir de l’axe de la voie pourraient avoir contribué à redéfinir les limites d’un établissement antique situé à 100 doubles pas plus à l’est.Data comparison from the excavation of a segment of the Orléans-Paris trunk road at Massy (Essonne) with that from the surrounding archaeological operations revealed the presence of a local network crossroads that would have functioned from the Gallic to the Gallo-Roman period. Survey work carried out on the road axis may have helped to redefine the boundaries of an ancient settlement located 100 double steps to the east.El cotejo de los datos recabados en la localidad de Massy (departamento de Essonne) durante la excavación de un segmento de la vía de Gran Recorrido Orleans-París con aquellos provenientes de las operaciones arqueológicas circundantes, dejó al descubierto una encrucijada de caminos locales que habría funcionado desde el período galo hasta el período galorromano. Obras de agrimensura llevadas a cabo a partir del eje de la vía parecen haber contribuido a redefinir los límites de una edificación antigua, situada a cien doble pasos más al este

Abstractions d'architectures matérielles pour une conception Agile d'applications performantes sur FPGA

In a context of ever-growing worldwide communication traffic and fast deployment of IoT devices, network attacks have become a daily challenge with record-breaking throughput levels. Compared to software solutions based on general purpose CPUs, FPGA-based mitigation appliances appear as an energy-efficient alternative which combines configurability with guaranteed high-throughput and low-latency. However, implementation of such dedicated hardware accelerators based on the register-transfer level (RTL) abstraction is a much slower and tedious process than functionally equivalent software developments. The latter have indeed benefited from the introduction of countless high-level paradigms over the past decades, whereas traditional hardware description languages (HDLs) have consistently remained rigid and verbose. As a result, the agility gap between hardware and software developments is expanding at a steady pace, leaving hardware design experts frustrated by the lack of re-usability of their carefully crafted architectures.This thesis tackles this generic hardware development issue within the context of high-performance networking appliance design at OVHcloud. Mimicking the successful trajectory of software evolution, it aims at leveraging a stack of abstraction levels to instill flexibility within hardware descriptions. As a key enabler, Hardware Construction Languages (HCLs) apply some existing software abstractions to hardware design, which permits descriptions of circuit generators with high-level software paradigms, such as object-oriented and functional programming. This thesis first exhibits the relevance of such software inherited paradigms to develop highly re-usable network functions, inspecting both implementation and design perspectives. Based on this strong base layer, we introduce an additional hardware-oriented abstraction focusing on high-performance pipelined applications. Finally, the integration ability of these novel design methodologies within existing HDL hierarchies is reviewed in details, yielding two final contributions aiming at ensuring a smooth cohabitation of both methodologies. The first one provides a direct path from existing HDL sources to their functionally equivalent HCL counterparts, thanks to an automated translation tool. This word-for-word translation is intended as the first step of an iterative manual upgrade to truly benefit from high-level abstractions of HCLs. The second one focuses on the smooth integration of HCL-generated hierarchies back into a top-level HDL hierarchy, which is a key acceptance factor for these new methodologies in long-running projects.Dans un contexte de forte augmentation des communications numériques à travers le monde et de déploiement rapide de l'internet des objets (IoT), les attaques sur les réseaux de données sont devenues un défi quotidien avec des niveaux de trafic record. Par rapport aux solutions logicielles basées sur des processeurs généralistes, les dispositifs de mitigation construits à partir de FPGA apparaissent comme une alternative économe en énergie qui combine la configurabilité avec à la fois la garantie d'un haut débit et d'une faible latence. Cependant, la mise en œuvre de ces accélérateurs matériels dédiés, basée sur l'abstraction des circuits numériques au niveau registre (RTL), est un processus beaucoup plus lent et fastidieux que les développements logiciels fonctionnellement équivalents. Ces derniers ont en effet bénéficié de l'introduction de nombreux paradigmes de haut niveau au cours des dernières décennies, alors que les langages de description du matériel (HDL) traditionnels sont restés rigides et verbeux. En conséquence, l'écart d'agilité entre les développements matériels et logiciels se creuse à un rythme soutenu, laissant les experts en conception matérielle frustrés par le manque de réutilisabilité de leurs architectures si soigneusement élaborées.Cette thèse aborde ce problème générique au développement matériel dans le contexte de la conception d'équipements réseau haute-performance chez OVHcloud. En imitant la trajectoire réussie de l'évolution des langages logiciels, elle vise à tirer parti d'un empilement de niveaux d'abstraction pour insuffler de la flexibilité au sein des descriptions matérielles. En particulier, les langages de construction matérielle (HCL) appliquent déjà certaines abstractions logicielles à la conception matérielle, ce qui permet de décrire des générateurs de circuits avec des paradigmes logiciels de haut niveau, tels que la programmation orientée objet et fonctionnelle. Cette thèse montre d'abord la pertinence de l'utilisation de tels paradigmes hérités du monde logiciel pour développer des fonctionnalités réseau hautement réutilisables, en s'intéressant à la fois aux perspectives de mise en œuvre et de conception. Sur cette base, nous présentons une abstraction supplémentaire, spécifique aux développements matériels, qui se concentre sur les applications pipelinées à haute-performance. Enfin, la capacité d'intégration de ces nouvelles méthodologies de conception dans les hiérarchies HDL existantes est examinée en détail, ce qui donne lieu à deux contributions finales visant à assurer une cohabitation harmonieuse entre ces deux méthodologies de développement. Grâce à un outil de traduction automatique, la première fournit un chemin direct depuis des sources HDL existantes vers une version HCL fonctionnellement équivalente. Cette traduction mot à mot est conçue comme la première étape d'une mise à niveau manuelle et itérative pour réellement bénéficier des abstractions de haut niveau fournies par les HCL.La seconde se concentre sur l'intégration sans accrocs des hiérarchies générées par les HCL dans une hiérarchie HDL, ce qui constitue un facteur d'acceptation essentiel de ces nouvelles méthodologies dans les projets au long cours

Voie de grand parcours et dessertes locales entre Orléans et Paris. La place du carrefour dans l’espace environnant

International audienceData comparison from the excavation of a segment of the Orléans-Paris trunk road at Massy (Essonne) with that from the surrounding archaeological operations revealed the presence of a local network crossroads that would have functioned from the Gallic to the Gallo-Roman period. Survey work carried out on the road axis may have helped to redefine the boundaries of an ancient settlement located 100 double steps to the east.El cotejo de los datos recabados en la localidad de Massy (departamento de Essonne) durante la excavación de un segmento de la vía de Gran Recorrido Orleans-París con aquellos provenientes de las operaciones arqueológicas circundantes, dejó al descubierto una encrucijada de caminos locales que habría funcionado desde el período galo hasta el período galorromano. Obras de agrimensura llevadas a cabo a partir del eje de la vía parecen haber contribuido a redefinir los límites de una edificación antigua, situada a cien doble pasos más al este.La confrontation des données issues de la fouille d’un segment de la voie de grand parcours Orléans-Paris à Massy (Essonne) à celle des opérations archéologiques environnantes a révélé la présence d’un carrefour de dessertes locales qui aurait fonctionné de la période gauloise à la période gallo-romaine. Des travaux d’arpentage menés à partir de l’axe de la voie pourraient avoir contribué à redéfinir les limites d’un établissement antique situé à 100 doubles pas plus à l’est

Abstracting Hardware Architectures for Agile Design of High-performance Applications on FPGA

Dans un contexte de forte augmentation des communications numériques à travers le monde et de déploiement rapide de l'internet des objets (IoT), les attaques sur les réseaux de données sont devenues un défi quotidien avec des niveaux de trafic record. Par rapport aux solutions logicielles basées sur des processeurs généralistes, les dispositifs de mitigation construits à partir de FPGA apparaissent comme une alternative économe en énergie qui combine la configurabilité avec à la fois la garantie d'un haut débit et d'une faible latence. Cependant, la mise en œuvre de ces accélérateurs matériels dédiés, basée sur l'abstraction des circuits numériques au niveau registre (RTL), est un processus beaucoup plus lent et fastidieux que les développements logiciels fonctionnellement équivalents. Ces derniers ont en effet bénéficié de l'introduction de nombreux paradigmes de haut niveau au cours des dernières décennies, alors que les langages de description du matériel (HDL) traditionnels sont restés rigides et verbeux. En conséquence, l'écart d'agilité entre les développements matériels et logiciels se creuse à un rythme soutenu, laissant les experts en conception matérielle frustrés par le manque de réutilisabilité de leurs architectures si soigneusement élaborées.Cette thèse aborde ce problème générique au développement matériel dans le contexte de la conception d'équipements réseau haute-performance chez OVHcloud. En imitant la trajectoire réussie de l'évolution des langages logiciels, elle vise à tirer parti d'un empilement de niveaux d'abstraction pour insuffler de la flexibilité au sein des descriptions matérielles. En particulier, les langages de construction matérielle (HCL) appliquent déjà certaines abstractions logicielles à la conception matérielle, ce qui permet de décrire des générateurs de circuits avec des paradigmes logiciels de haut niveau, tels que la programmation orientée objet et fonctionnelle. Cette thèse montre d'abord la pertinence de l'utilisation de tels paradigmes hérités du monde logiciel pour développer des fonctionnalités réseau hautement réutilisables, en s'intéressant à la fois aux perspectives de mise en œuvre et de conception. Sur cette base, nous présentons une abstraction supplémentaire, spécifique aux développements matériels, qui se concentre sur les applications pipelinées à haute-performance. Enfin, la capacité d'intégration de ces nouvelles méthodologies de conception dans les hiérarchies HDL existantes est examinée en détail, ce qui donne lieu à deux contributions finales visant à assurer une cohabitation harmonieuse entre ces deux méthodologies de développement. Grâce à un outil de traduction automatique, la première fournit un chemin direct depuis des sources HDL existantes vers une version HCL fonctionnellement équivalente. Cette traduction mot à mot est conçue comme la première étape d'une mise à niveau manuelle et itérative pour réellement bénéficier des abstractions de haut niveau fournies par les HCL.La seconde se concentre sur l'intégration sans accrocs des hiérarchies générées par les HCL dans une hiérarchie HDL, ce qui constitue un facteur d'acceptation essentiel de ces nouvelles méthodologies dans les projets au long cours.In a context of ever-growing worldwide communication traffic and fast deployment of IoT devices, network attacks have become a daily challenge with record-breaking throughput levels. Compared to software solutions based on general purpose CPUs, FPGA-based mitigation appliances appear as an energy-efficient alternative which combines configurability with guaranteed high-throughput and low-latency. However, implementation of such dedicated hardware accelerators based on the register-transfer level (RTL) abstraction is a much slower and tedious process than functionally equivalent software developments. The latter have indeed benefited from the introduction of countless high-level paradigms over the past decades, whereas traditional hardware description languages (HDLs) have consistently remained rigid and verbose. As a result, the agility gap between hardware and software developments is expanding at a steady pace, leaving hardware design experts frustrated by the lack of re-usability of their carefully crafted architectures.This thesis tackles this generic hardware development issue within the context of high-performance networking appliance design at OVHcloud. Mimicking the successful trajectory of software evolution, it aims at leveraging a stack of abstraction levels to instill flexibility within hardware descriptions. As a key enabler, Hardware Construction Languages (HCLs) apply some existing software abstractions to hardware design, which permits descriptions of circuit generators with high-level software paradigms, such as object-oriented and functional programming. This thesis first exhibits the relevance of such software inherited paradigms to develop highly re-usable network functions, inspecting both implementation and design perspectives. Based on this strong base layer, we introduce an additional hardware-oriented abstraction focusing on high-performance pipelined applications. Finally, the integration ability of these novel design methodologies within existing HDL hierarchies is reviewed in details, yielding two final contributions aiming at ensuring a smooth cohabitation of both methodologies. The first one provides a direct path from existing HDL sources to their functionally equivalent HCL counterparts, thanks to an automated translation tool. This word-for-word translation is intended as the first step of an iterative manual upgrade to truly benefit from high-level abstractions of HCLs. The second one focuses on the smooth integration of HCL-generated hierarchies back into a top-level HDL hierarchy, which is a key acceptance factor for these new methodologies in long-running projects

Origines protohistoriques des voies de grands parcours antiques en territoires carnute, sénon et parisii : éléments fournis par l’archéologie préventive et l’archéogéographie

International audienceLa fouille d’un tronçon de "l’Ancien Chemin d’Orléans à Paris" à Massy a livré un véritable cas d’école archéogéographique faisant état des différentes phases de la transformation d’un chemin creux gaulois en une voie romaine dont le tracé a été utilisé jusqu’à la période Moderne. La question de l’antériorité gallo-romaine et gauloise de cet axe sur la totalité de son parcours a été abordée en observant les traces laissées dans la cartographie par l’emploi durant les campagnes d’arpentage, de mesures telles que la lieue gallo-romaine (2 222 m) et la lieue gauloise (2 535 m). L’analyse cartographique s’est étendue aux relations entre les villes de Paris, Chartres, Châteaudun et Orléans, montrant l’utilisation d’une Lieue gauloise identique en territoires carnute, sénon et parisii et l’utilisation de points zéro commun établis sur des limites urbaines pour le calcul des distances

From Excavation to Restitution of the Networks of Roman and Pre-roman Roads: The Footprints of the 2222 m and 2535 m Leagues in the Carnute, Senon and Parisii Territories (Gallia Lugdunensis/France)

International audienc