XIRU: Interface de Rede Extensível para Integração de Núcleos a uma Rede-em-Chip

Para a integração dos núcleos de um sistema integrado a uma NoC (Network-on-Chip), é necessário o uso de interfaces de comunicação que realizem a adaptação do protocolo dos núcleos ao da rede e que ofereçam os serviços de comunicação necessários aos núcleos. Este artigo descreve a arquitetura de uma interface de rede extensível para a integração de núcleos à NoC SoCIN (System-on-Chip Interconnection Network). A interface proposta utiliza uma arquitetura estruturada em três camadas que realizam a adaptação do protocolo, o empacotamento/desempacotamento de dados e o envio/recepção de pacotes, entre outros serviços. O artigo descreve a arquitetura da interface de rede e apresenta os resultados de sua validação e síntese em silício

Disseny d'un adaptador d'IPs per a NoCs tolerants a falles

L'aparició d'un nou paradigma per al disseny de sistemes multiprocessador, les NoC; requereixen una manera d'adaptar els IP cores ja existents i permetre la seva connexió en xarxa. Aquest projecte presenta un disseny d'una interfície que aconsegueix adaptar un IP core existent, el LEON3; del protocol del bus AMBA al protocol de la xarxa. D'aquesta manera i basant-nos en idees d'interfícies discutides en l'estat de l'art, aconseguim desacoblar el processador del disseny i topologia de la xarxa.La aparición de un nuevo paradigma para el diseño de sistemas multiprocesador, las NoC; requieren un modo para adaptar los IP cores existentes y permitir su conexión en red. En este proyecto se presenta el diseñno de una interfaz que consigue adaptar un IP core existente, el LEON3; del protocolo del bus AMBA al protocolo de la red. De este modo, y basándonos en algunas ideas de interfaces discutidas en el estado del arte, conseguimos desacoplar el procesador del diseño y topología de la red.The emergence of a new paradigm for the multiprocessor systems design, the NoC; requires a way to adapt existing IP cores to this new communication backbone, in order to be able to connect them to a network. In this project, we present an interface design that achieves to adapt an existing IP core, the LEON3 processor; from the AMBA bus to the network protocol. In this way and taking into account some ideas from the designs discussed in the state of art, we can decouple the processor design from the network design and topology