A Formal Executable Semantics of Verilog

This paper describes a formal executable semantics for the Verilog hardware description language. The goal of our formalization is to provide a concise and mathematically rigorous reference augmenting the prose of the official language standard, and ultimately to aid developers of Verilog-based tools; e.g., simulators, test generators, and verification tools. Our semantics applies equally well to both synthesizeable and behavioral designs and is given in a familiar, operational-style within a logic providing important additional benefits above and beyond static formalization. In particular, it is executable and searchable so that one can ask questions about how a, possibly nondeterministic, Verilog program can legally behave under the formalization. The formalization should not be seen as the final word on Verilog, but rather as a starting point and basis for community discussions on the Verilog semantics.CCF-0916893CNS-0720512CCF-0905584CCF-0448501NNL08AA23Cunpublishedis peer reviewe

Towards An Automated Approach to Hardware/Software Decomposition

We propose in this paper an algebraic approach to hard-ware/software partitioning in Verilog Hardware Description Language (HDL). We explore a collection of algebraic laws for Verilog programs, from which we design a set of syntax-based algebraic rules to conduct hardware/software partitioning. The co-specification language and the target hardware and software description languages are specific subsets of Verilog. Through this, we confirm successful verification for the correctness of the partitioning process by an algebra of Verilog. Facilitated by Verilog’s rich features, we have also successfully studied hw/sw partitioning for environment-driven systems.Singapore-MIT Alliance (SMA

A Strategy Language for Testing Register Transfer Level Logic

The development of modern ICs requires a huge investment in RTL verification. This is a reflection of brisk release schedules and the complexity of contemporary chip designs. A major bottleneck to reaching verification closure in such designs is the disproportionate effort expended in crafting directed tests; which is necessary to reach those behaviors that other, more automated testing methods fail to cover. This paper defines a novel language that can be used to generate targeted stimuli for RTL logic and which mitigates the complexities of writing directed tests. The main idea is to treat directed testing as a meta-reasoning problem about simulation. Our language is both formalized and prototyped as a proof-search strategy language in rewriting logic. We illustrate its novel features and practical use with several examples.published or submitted for publicatio

Correct hardware compilation with Verilog HDL

Hardware description languages usually include features which do not have a direct hardware interpretation. Recently, synthesis algorithms allowing some of these features to be compiled into circuits have been developed and implemented. Using a formal semantics of Verilog based on Relational Duration Calculus, we give a number of algebraic laws which Verilog programs obey, using which, we then prove the correctness of a hardware compilation procedure.peer-reviewe

Разработка адаптивного аппаратного обеспечения

У статті автор привертає увагу до перспективної методики розробки апаратного забезпечення. В її основі лежить чільне місце прагматики у розробці апаратного забезпечення через її вплив на інструментарій, що використовується у процесі розробки. Автор пояснює основи прагматикозалежного підходу та пропонує рішення для автоматичного переходу від семантичного запису вирішення задачі до конкретного синтаксису та описує реалізацію. Запропонована методика розробки має такі переваги як: збереження інвестицій, продукування коректного рішення та, звичайно, підтримка процесу розробки, що приводить до оптимальних рішень. Запропонований підхід автор застосував до конструювання апаратного забезпечення, що дозволило збільшити відношення швидкість роботи/площа кристалу. Реалізація адаптивного середовища розробки, створена як доказ концепції, доводить можливість нівелювати різницю між апаратним та програмним забезпеченням через компіляцію семантичного опису рішення задачі в мову асемблера або Verilog. Але безпосередньо це середовище адаптивної розробки ще не достатньо якісне для використання на виробництві, його варто значно покращити.The paper is trying to attract attention to perspective hardware design methodology. The point of the methodology is to stress vital role of pragmatics in hardware design through direct influence of pragmatics on tools used in process of design. The author showed basics of pragmatics dependent approach and proposes solution for automated transition from semantic notation of solution of problem given to specific syntaxes, described its implementation. The design approach introduced has such advantages as: investment saving, production of correct solutions and of course support of design process, which leads to optimal solution. The author applied proposed approach to hardware design, and such application allows increasing speed/chip area ratio in resulting designs. The implementation of adaptive design environment, created as the proof of concept proves ability to remove margin between software and hardware compiling the same semantic description of problem's solution into x86 assembly and Verilog code. But for now it is not recommended to use this piece of software in industry, it should be improved with different design tricks and optimizations to make designs produced with the adaptive design environment truly efficient. In the future the author is going try to use different algebraic structures in the adaptive design environment to analyze their efficiency.В статье автор пытается привлечь внимания к перспективной методике разработки аппаратного обеспечения. В ее основе лежит основополагающая роль прагматики задачи в разработке аппаратного обеспечения посредством влияния оной на инструментарий, используемый в процессе разработки. Автор объясняет основы прагматикозависимого процесса разработки и предлагает решение для автоматического перехода от семантической записи решения задачи до конкретного синтаксиса, описывает реализацию. Предложенная методика разработки имеет такие преимущества как: сохранение инвестиций, продуцирование корректного решения и, конечно, поддержка процесса разработки, что приводит к оптимальному решению. Предложенный подход автор применил к конструированию аппаратного обеспечения, что позволило увеличить отношение скорость работы/площадь кристалла. Реализация адаптивной среды разработки, созданная как доказательство концепции, доказывает возможность нивелировать разницу между программным и аппаратным обеспечением посредством компиляции семантического описания решения задачи в код языка ассемблера либо в Verilog. Но на сегодня конкретно это решение не рекомендуется использовать на производстве, его следует значительно улучшить

Formal reasoning with Verilog HDL

Most hardware verification techniques tend to fall under one of two broad, yet separate caps: simulation or formal verification. This paper briefly presents a framework in which formal verification plays a crucial role within the standard approach currently used by the hardware industry. As a basis for this, the formal semantics of Verilog HDL are dened, and properties about synchronization and mutual exclusion algorithms are proved.peer-reviewe