Improvements in Hardware Transactional Memory for GPU Architectures

In the multi-core CPU world, transactional memory (TM)has emerged as an alternative to lock-based programming for thread synchronization. Recent research proposes the use of TM in GPU architectures, where a high number of computing threads, organized in SIMT fashion, requires an effective synchronization method. In contrast to CPUs, GPUs offer two memory spaces: global memory and local memory. The local memory space serves as a shared scratch-pad for a subset of the computing threads, and it is used by programmers to speed-up their applications thanks to its low latency. Prior work from the authors proposed a lightweight hardware TM (HTM) support based in the local memory, modifying the SIMT execution model and adding a conflict detection mechanism. An efficient implementation of these features is key in order to provide an effective synchronization mechanism at the local memory level. After a quick description of the main features of our HTM design for GPU local memory, in this work we gather together a number of proposals designed with the aim of improving those mechanisms with high impact on performance. Firstly, the SIMT execution model is modified to increase the parallelism of the application when transactions must be serialized in order to make forward progress. Secondly, the conflict detection mechanism is optimized depending on application characteristics, such us the read/write sets, the probability of conflict between transactions and the existence of read-only transactions. As these features can be present in hardware simultaneously, it is a task of the compiler and runtime to determine which ones are more important for a given application. This work includes a discussion on the analysis to be done in order to choose the best configuration solution.Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech

Towards a Software Transactional Memory for heterogeneous CPU-GPU processors

The heterogeneous Accelerated Processing Units (APUs) integrate a multi-core CPU and a GPU within the same chip. Modern APUs provide the programmer with platform atomics, used to communicate the CPU cores with the GPU using simple atomic datatypes. However, ensuring consistency for complex data types is a task delegated to programmers, who have to implement a mutual exclusion mechanism. Transactional Memory (TM) is an optimistic approach to implement mutual exclusion. With TM, shared data can be accessed by multiple computing threads speculatively, but changes are only visible if a transaction ends with no conflict with others in its memory accesses. TM has been studied and implemented in software and hardware for both CPU and GPU platforms, but an integrated solution has not been provided for APU processors. In this paper we present APUTM, a software TM designed to work on heterogeneous APU processors. The design of APUTM focuses on minimizing the access to shared metadata in order to reduce the communication overhead via expensive platform atomics. The main objective of APUTM is to help us understand the tradeoffs of implementing a sofware TM on an heterogeneous CPU-GPU platform and to identify the key aspects to be considered in each device. In our experiments, we compare the adaptability of APUTM to execute in one of the devices (CPU or GPU) or in both of them simultaneously. These experiments show that APUTM is able to outperform sequential execution of the applications.This work has been supported by projects TIN2013-42253-P and TIN2016-80920-R, from the Spanish Government, P11-TIC8144 and P12- TIC1470, from Junta de Andalucía, and Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech

Breathing Re-Education and Phenotypes of Sleep Apnea: a Review

Four phenotypes of obstructive sleep apnea hypopnea syndrome (OSAHS) have been identified. Only one of these is anatomical. As such, anatomically based treatments for OSAHS may not fully resolve the condition. Equally, compliance and uptake of gold-standard treatments is inadequate. This has led to interest in novel therapies that provide the basis for personalized treatment protocols. This review examines each of the four phenotypes of OSAHS and explores how these could be targeted using breathing re-education from three dimensions of functional breathing: biochemical, biomechanical and resonant frequency. Breathing re-education and myofunctional therapy may be helpful for patients across all four phenotypes of OSAHS. More research is urgently needed to investigate the therapeutic benefits of restoring nasal breathing and functional breathing patterns across all three dimensions in order to provide a treatment approach that is tailored to the individual patient

Hardware support for Local Memory Transactions on GPU Architectures

Graphics Processing Units (GPUs) are popular hardware accelerators for data-parallel applications, enabling the execution of thousands of threads in a Single Instruction - Multiple Thread (SIMT) fashion. However, the SIMT execution model is not efficient when code includes critical sections to protect the access to data shared by the running threads. In addition, GPUs offer two shared spaces to the threads, local memory and global memory. Typical solutions to thread synchronization include the use of atomics to implement locks, the serialization of the execution of the critical section, or delegating the execution of the critical section to the host CPU, leading to suboptimal performance. In the multi-core CPU world, transactional memory (TM) was proposed as an alternative to locks to coordinate concurrent threads. Some solutions for GPUs started to appear in the literature. In contrast to these earlier proposals, our approach is to design hardware support for TM in two levels. The first level is a fast and lightweight solution for coordinating threads that share the local memory, while the second level coordinates threads through the global memory. In this paper we present GPU-LocalTM as a hardware TM (HTM) support for the first level. GPU-LocalTM offers simple conflict detection and version management mechanisms that minimize the hardware resources required for its implementation. For the workloads studied, GPU-LocalTM provides between 1.25-80X speedup over serialized critical sections, while the overhead introduced by transaction management is lower than 20%.Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech

Energy Efficiency of Software Transactional Memory in a Heterogeneous Architecture

Hardware vendors make an important effort creating low-power CPUs that keep battery duration and durability above acceptable levels. In order to achieve this goal and provide good performance-energy for a wide variety of applications, ARM designed the big.LITTLE architecture. This heterogeneous multi-core architecture features two different types of cores: big cores oriented to performance and little cores, slower and aimed to save energy consumption. As all the cores have access to the same memory, multi-threaded applications must resort to some mutual exclusion mechanism to coordinate the access to shared data by the concurrent threads. Transactional Memory (TM) represents an optimistic approach for shared-memory synchronization. To take full advantage of the features offered by software TM, but also benefit from the characteristics of the heterogeneous big.LITTLE architectures, our focus is to propose TM solutions that take into account the power/performance requirements of the application and what it is offered by the architecture. In order to understand the current state-of-the-art and obtain useful information for future power-aware software TM solutions, we have performed an analysis of a popular TM library running on top of an ARM big.LITTLE processor. Experiments show, in general, better scalability for the LITTLE cores for most of the applications except for one, which requires the computing performance that the big cores offer.Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech

Consolidación de la Casa de los Panderetos. Trabajo Fin de Máster septiembre 2018. Arcos de la Frontera, Cádiz.

Universidad de Sevilla. Máster en Peritación y Reparación de Edificio

Sistema de expresión heteróloga del componente nlmA de la mutacina IV de Streptococcus mutans UA159, en la cepa de Escherichia coli BL21 (DE3)

Tesis (Magíster en Biotecnología)Streptococcus mutans es una bacteria Gram positivo que se encuentra en la cavidad oral, siendo uno de los principales patógenos asociados a la cariogénesis. Posee variadas cualidades que le permiten establecerse en la cavidad oral, entre ellas encontramos su gran capacidad de adhesión, formación de biopelícula y síntesis de bacteriocinas, siendo esta última la más atractiva desde el punto de vista biotecnológico. Estas bacteriocinas producidas por S. mutans son denominadas mutacinas y han sido clasificadas según su composición aminoacídica en mutacinas lantibióticas y no-lantibióticas. Entre las mutacinas no lantibióticas, encontramos a la mutacina IV, codificada por el operón nlm, la cual posee 2 genes estructurales denominados nlmA y nlmB. El objetivo de esta tesis es crear un sistema de expresión heteróloga con el fin de producir y caracterizar el producto del componente nlmA de la mutacina IV. Empleando el vector RSF-duet, el cual posee 2 sitios de múltiple clonamiento, hemos clonado de forma independiente, los genes del sistema transportador de la microcina V en el MCS 2 y uno de los genes del sistema mutacina IV (componente nlmA antecedido por la secuencia que codifica para el péptido señal de la microcina V), en el MCS 1. De esta manera utilizando la cepa E. coli BL21 (DE3), hemos logrado sintetizar y exportar hacia el medio extracelular el producto del componente nlmA (NlmA). Se determinó que la óptima producción de NlmA recombinante, se obtiene empleado una concentración de 1 mM del inductor IPTG, alcanzando una concentración de 63,7μg/mL de proteína, luego de ser purificada desde el medio de cultivo. NlmA recombinante presentó termostabilidad en un amplio rango de temperaturas (-80 a 100°C) y su actividad no se vió afectada frente a variados solventes ya sean estos orgánicos o inorgánicos. Por otra parte, NlmA recombinante, posee actividad frente a S. salivarius, S. gordonii, S. sanguinis y bacterias Gram positivo de interés clínico como Listeria monocitogenes, Staphylococcus aureus y Enterococcus spp., sin embargo, no prensentó actividad sobre aislados clínicos de S. mutans Estos resultados contribuyen con el diseño de una nueva herramienta para la producción y estudio de polipéptidos pequeños tipo bacteriocina y, por otra parte, permitió la caracterización del producto codificado por el componente nlmA de la mutacina IV.Streptococcus mutans is a Gram positive bacteria found in the oral cavity, pathogens associated with cariogenesis. It has varied qualities that allow it to settle down in the oral cavity, within them find their adhesion, biofilm formation and synthesis of bacteriocins, the latter being the most attractive from the point of biotechnologically. These bacteriocins produced by S. mutans are termed mutacins and are divide into two groups: lantibiotics mutacins and non-lantibiotic mutacins. Mutacin IV is a dipeptide non-lantibiotic mutacin encoded by operon nlm and being nlmA and nlmB the structural genes. The aims of study is develop a polypeptide production heterologous system for produce and characterize the nlmA component of mutacin IV. Using the RSF-duet vector, wich has two multiple cloning site, we cloned independently transporter microcin V in MCS 2 and recombinant mutacin (nlmA component preceded by the signal microcin V peptide), in MCS 1. Thereby using the strain E. coli strain BL21 (DE3), we have successfully synthesized and export into the extracellular medium the nlmA component. We found that optimal production of NlmA recombinant, employee 1 mM IPTG inducer, reaching a concentration of 63,7μg / mL of protein, after being purified from the culture medium. Subsequently characterization showed thermostability in a wide temperature range (-80 to 100°C), retains its activity against various solvents whether they are organic and inorganic. Regarding, the inhibitory activity of NlmA recombinant component exhibit activity against S. salivarius, S. gordonii, S. sanguinis and other clinical interest Gram positive bacterias as Listeria monocytogenes, Staphylococcus aureus, Enterococcus spp. However is unsuccessful against clinical isolates of S. mutans These results contribute a new tool for production and study of small peptides like bacteriocin and on the other hand have en elucidated new features nlmA component mutacin IV

Memoria Transaccional Software en Procesadores CPU+GPU Heterogéneos

En los procesadores multi-núcleo, la memoria transaccional (TM) ha aparecido como una alternativa prometedora a las técnicas basadas en cerrojos para garantizar exclusión mutua y está siendo incluida como parte de procesadores comerciales. De igual forma, dado que las GPUs se están convirtiendo en el acelerador más popular de la actualidad, los fabricantes están integrándolas dentro del mismo chip, creando las llamadas APUs (Accelerated Processing Units). Sin embargo, la sincronización entre CPU y GPU aún se lleva a cabo con mecanismos muy simples basados en operaciones atómicas y señales. Por tanto, es responsabilidad de los programadores implementar técnicas más avanzadas de exclusión mútua. Las técnicas basadas en TM aún no han sido explotadas en este tipo de procesadores y, por tanto, es importante hacer propuestas de sincronización avanzadas. En este artículo proponemos una librería de TM software enfocada a su uso en procesadores APU. El objetivo es que las transacciones puedan ejecutarse tanto en CPU como en GPU simultáneamente y que se permita la sincronización en forma de exclusión mutua entre ambos dispositivos. Nuestra propuesta, llamada APUTM, se enfoca en minimizar la comunicación entre la CPU y la GPU de los metadatos requeridos para manejar TM. La evaluación de esta propuesta muestra que, utilizando este mecanismo de sincronización, es posible mejorar el tiempo de ejecución de las aplicaciones secuenciales con un reducido esfuerzo en la programación

Memoria Transaccional Hardware en Memoria Local de GPU

Los aceleradores gráficos (GPUs) se han convertido en procesadores de prop ́osito general muy populares para el cómputo de aplicaciones que presen- tan un gran paralelismo de datos. Su modelo de ejecución SIMT (Single Instruction - Multiple Thread) y su jerarquía de memoria son piezas clave en la alta eficiencia de estas arquitecturas, que permiten el manejo de cientos o miles de hilos de ejecución. La jerarquía de memoria está dividida en dos espacios direccionables: Una memoria local, pequeña, rápida y visible por un subconjunto de los hilos en ejecución; y una memoria global, mayor, más lenta y visible por todos los hilos. Sin embargo, el modelo de programación SIMT no es eficiente cuando hay que sincronizar este desbordante número de hilos para garantizar exclusión mútua en una sección crítica. Utilizar atómicos para implementar cerrojos es problemático e ineficiente en este tipo de modelo de programación. La memoria transaccional (TM) ha sido propuesta como una alternativa más fiable y eficiente que los cerrojos para esta sincronización. Con TM, se permite el acceso especulativo a la sección crítica, registrando los accesos a memoria, deshaciendo los cambios de aquellos hilos que han tenido un conflicto y reiniciando su ejecución. En este trabajo presentamos una solución TM hardware que sincroniza aquellos hilos de ejecución que comparten la memoria local. En las pruebas realizadas, el uso de TM permite conseguir aceleraciones superiores a las soluciones basadas en cerrojos de grano grueso, así como igualar a aquellas basadas en cerrojos de grano fino, pero con un menor esfuerzo de programación.Universidad de Málaga. Campus de Excelencia Internacional Andalucía Tech

Diseño e implementación de un sistema de embalado de piezas de inyección de plástico mediante robots Sepro

Este proyecto consiste en el diseño e implementación de un sistema automático que embala piezas de inyección con robots Sepro. En las instalaciones de Valeo Térmico Zaragoza, tras el traslado de la factoría de Martorellas(Barcelona) se ha detectado la oportunidad para la automatización de descarga de piezas de inyección. Lo que permitiría reducir de tres a un operario en la zona. Inicialmente las piezas inyectadas destinadas al montaje de HVACs se colocaban en cintas transportadoras donde los operarios recogían y embalaban en cajas. Mediante el uso de robots cartesianos de 5 ejes, un sistema de transportadores coloca cajas de tipo KLT en una zona precisa para que el robot introduzca las piezas una una. Cuando la caja está llena se da la orden de avance y las cajas salen para ser recogidas por el operario. Los proveedores para el desarrollo han sido Mk Kitz Hispania para el sistema automático de transportadores y Sepro Robótica para el manipulador de piezas de inyección. El jefe de proyecto ha sido el encargado de integrar y coordinar ambos sistemas participando en el diseño y programación. Además de la automatización del proceso de embalado, se han programado controles de calidad mediante báscula de pesado y parámetros de inyección