22 research outputs found

    Otimizando a comunicação entre detectores de defeitos em sistemas distribuídos

    Get PDF
    Detectores de defeitos (FDs) não confiáveis são utilizados como bloco básico na especificação e implementação de toleráncia a falhas em sistemas distribuídos assíncronos. Um exemplo típico de sistemas distribuídos assíncronos é a Internet. Neste contexto, FDs tradicionais apresentam problemas, uma vez que seu projeto destina-se á redes controladas (LAN). Um problema a ser tratado é a explosão de mensagens, tendo em vista que tal impasse pode comprometer o desempenho do serviço dos FDs. Este artigo trata do problema da explosão de mensagens propondo uma abordagem genérica e prática que utiliza o reaproveitamento de mensagens para suprir mensagens de controle nos FDs, os experimentos demonstraram reduzir o número de mensagens contribuindo também na precisão dos FDs.Workshop de Procesamiento Distribuido y Paralelo (WPDP)Red de Universidades con Carreras en Informática (RedUNCI

    Otimizando a comunicação entre detectores de defeitos em sistemas distribuídos

    Get PDF
    Detectores de defeitos (FDs) não confiáveis são utilizados como bloco básico na especificação e implementação de toleráncia a falhas em sistemas distribuídos assíncronos. Um exemplo típico de sistemas distribuídos assíncronos é a Internet. Neste contexto, FDs tradicionais apresentam problemas, uma vez que seu projeto destina-se á redes controladas (LAN). Um problema a ser tratado é a explosão de mensagens, tendo em vista que tal impasse pode comprometer o desempenho do serviço dos FDs. Este artigo trata do problema da explosão de mensagens propondo uma abordagem genérica e prática que utiliza o reaproveitamento de mensagens para suprir mensagens de controle nos FDs, os experimentos demonstraram reduzir o número de mensagens contribuindo também na precisão dos FDs.Workshop de Procesamiento Distribuido y Paralelo (WPDP)Red de Universidades con Carreras en Informática (RedUNCI

    CONHECIMENTO ORGANIZACIONAL SOBRE EVASÃO A PARTIR DO MODELO DE DADOS DO PINGIFES

    Get PDF
    O estudo de evasão no Brasil tem sido conduzido, na maioria dos casos, de forma individualizada em diferentes iniciativas institucionais ou de pesquisa. O Ministério de Educação, embora realize anualmente coleta dos principais dados do ensino superior, ainda não disponibiliza ferramentas de apoio à análises de indicadores de evasão no ensino superior. Nem mesmo uma formulação de cálculo padrão que permita análises comparativas. O presente trabalho, de característica exploratória e abordagem quantitativa, tem por objetivo analisar a evasão de uma instituição federal de ensino superior a partir do modelo de dados do PingIFES, um sistema de coleta de dados que o Ministério da Educação utiliza no cálculo do índice de distribuição de recursos às Instituições Federais de Ensino Superior. Com um estudo de caso no período de 2000 a 2011, e que considera diferentes formas de ingresso, demonstra-se que a partir do modelo de dados do PingIFES o conhecimento organizacional sobre evasão pode ser extraído de forma sistemática e que esta metodologia potencializa, além de comparações no âmbito das universidades federais, uma melhor gestão do conhecimento organizacional, pois habilita a consolidação de serviços de tecnologia da informação para apoio aos coordenadores de curso e gestores

    Network traffic analysis - a different approach using incoming and outgoing traffic differences

    Get PDF
    The network traffic analysis is a fundamental area on network management because the network anomalies may affect the network quality of service. However, the data network traffic anomalies are still a critical issue. On last years signal processing methods like wavelet-based ones have been used to detect anomalies on network traffic, specially because wavelet transforms allow the selection of signal characteristics via a combined time-frequency representation. This paper explores a simple and fast wavelet transform for analyzing the network flow, considering the difference between incoming and outgoing traffic data, for improving identification of deny of service attacks

    Anomaly-based Techniques for Web Attacks Detection

    Get PDF
    The widespread use of the Internet comes accompanied with severe threats for web applications security. Intrusion Detection Systems (IDS) have been considered to deal with the diversity and complexity of web attacks. In this context, this work proposes an algorithm for web attack detection, exploring ananomaly-based technique: the wavelet transform. The proposed algorithm analyzes anomalies within variations on characters frequencies in web requests. Experimental results show high rates of detection without false positive occurrences.Keywords: Web Attacks, Anomaly Detection, Wavelet Transform, Web Applications

    Reconfiguration on the t-node machine under fault

    No full text
    Procedimentos de reconfiguração são usados em diversos sistemas para isolar módulos falhos e recuperar o sistema após a ocorrência de erros. Em ambientes multiprocessadores, onde existe redundância implícita de nodos processadores, vários algoritmos de reconfiguração já foram propostos. Entretanto a maior parte destes algoritmos destina-se a topologias específicas bastante exploradas como, por exemplo, arquiteturas na forma de arrays e árvores. Neste trabalho é apresentada uma estratégia de detecção/reconfiguração para tolerar falhas na máquina T-NODE. Esta máquina possui uma arquitetura multiprocessadora fracamente acoplada, que tem como processador base o transputer. Sua arquitetura de interconexão é definida pelo usuário; a organização de barramentos implementada com base em uma chave crossbar, a qual permite uma variada e fácil gama de opções. Assim, os algoritmos tradicionais de reconfiguração não se aplicam pois são excessivamente restritivos. A análise da arquitetura e do software de baixo nível existentes para a T-NODE revelou recursos praticamente inexistentes a nível de controle de falhas nos processadores e erros no processamento. Mesmo considerando-se que o principal objetivo desta máquina é a obtenção de alto desempenho, é possível implementar procedimentos que melhorem suas características de confiabilidade. Neste estudo é apresentada uma maneira de melhorar o nível de tolerância a falhas da máquina de modo que ela possa ser usada em tarefas mais exigentes do ponto de vista de confiabilidade, sem perda excessiva de desempenho. A estratégia definda usa a técnica de redundância dinâmica com detecção de falhas on-line e recuperação do sistema através do isolamento da falha por reconfiguração e conseqüente reinicialização do sistema. A validação da estratégia foi feita pela construção de um protótipo utilizando a linguagem OCCAM2 e um processador transputer conectado ao barramento de um microcomputador PC. No protótipo foram implementados três processos distintos: o testador, o supervisor e o reconfigurador. Estes processos têm respectivamente, as funções de testar os nodos processadores, supervisionar os resultados dos testes e reconfigurar o sistema quando da ocorrência de uma falha.In many systems, reconfiguration strategies are used to remove failed components and to recuperate system from the resulting errors. Various reconfiguration algorithms have been proposed with the goal of covering faults in multiprocessing systems, but most of them support only specific architecture styles, as arrays or trees. In this study, a reconfiguration algorithm is proposed whose goal is to tolerate faults in the T-NODE machine. The T-NODE is a loosed coupled, multiprocessor machine based on transputers. The analysis of the architecture and of the system software existing for the T-NODE has shown that, in practice, there were not special resources aiming to control processor faults and processing errors. Even considering that the main goal of this machine is processing with high performance, it is possible to implement alternative procedures which result in better reliability characteristics. By other way, the interconnection architecture of this machine is defined by the user; its bus organization implemented with the aid of a crossbar switch allows choices among several possibilities. Consequently, traditional algorithms do not apply because they are too restrictive. Therefore, the research here related aims to improve the fault-tolerance parameters of this machine without changing significantly its original performance. The strategy here presented uses a dynamic redundancy technique with on-line fault detection; system recovery is get by logically isolating the faulty module, reconfiguring the others and restarting the system. The validation of the strategy has been done with the construction of a prototype using the OCCAM2 language and a transputer processor connected to the bus of a microcomputer (PC). Three different processes have been implemented in the prototype: the tester, the supervisior and the reconfigurator. These processes have respectively the functions of: testing the processing nodes, to supervise tests results and to reconfigure the system under fault occurrence

    Adaptação dinâmica do timeout de detectores de defeitos através do uso de séries temporais

    No full text
    Uma aplicação distribuída freqüentemente tem que ser especificada e implementada para executar sobre uma rede de longa distância (wide-área network-WAN), tipicamente a Internet. Neste ambiente, tais aplicações são sujeitas a defeitos do tipo colapso(falha geral num dado nó), teporização (flutuações na latência de comunicação) e omissão (perdas de mensagens). Para evitar que este defeitos gerem comseqüências indesejáveis e irreparáveis na aplicação, explora-se técnicas para tolerá-los. A abstração de detectores de defeitos não confiáveis auxilia a especificação e trato de algoritmos distribuídos utilizados em sistemas tolerantes a falhas, pois permite uma modelagem baseada na noção de estado (suspeito ou não suspeito) dos componentes (objetos, processo ou processadores) da aplicação. Para garantir terminação, os algoritmos de detecção de defeitos costumam utilizar a noção de limites de tempo de espera (timeout). Adicionalmente, para minimizar seu erro (falasas suspeitas) e não comprometer seu desempenho (tempo para detecção de um defeito), alguns detectores de defeitos ajustam dinamicamente o timeout com base em previsões do atraso de comunicação. Esta tese explora o ajuste dinâmico do timeout realizado de acordo com métodos de previsão baseados na teoria de séries temporais. Tais métodos supõem uma amostragem periódica e fornececm estimativas relativamente confiáveis do comportamento futuro da variável aleatória. Neste trabalho é especificado uma interface para transformar uma amostragem aperiódica do atraso de ida e volta de uma mensagem (rtt) numa amostragem periódica, é analisado comportamento de séries reais do rtt e a precisão dee sete preditores distintos (três baseados em séries temporais e quatrro não), e é avaliado a influência destes preditores na qualidade de serviço de um detector de defeitos do estilopull. Uma arquitetura orientada a objetos que possibilita a escolha/troca de algoritmos de previsão e de margem de segurança é também proposta. Como resultado, esta tese mostra: (i) que embora a amostragem do rtt seja aperiódica, pode-se modelá-la como sendo uma série temporal (uma amostragem periódica) aplciando uma interface de transformação; (ii) que a série temporal rtt é não estacionária na maioria dos casos de teste, contradizendo a maioria das hipóteses comumente consideradas em detectores de defeitos; (iii) que dentre sete modelos de predição, o modelo ARIMA (autoregressive integrated moving-average model) é o que oferece a melhor precisão na predição de atrasos de comunicação, em termos do erro quadrático médio: (iv) que o impacto de preditores baseados em séries temporais na qualidade de serviço do detector de defeitos não significativo em relação a modelos bem mais simples, mas varia dependendo da margem de segurança adotada; e (v) que um serviço de detecção de defeitos pode possibilitar a fácil escolha de algoritmos de previsão e de margens de segurança, pois o preditor pode ser modelado como sendo um módulo dissociado do detector
    corecore