Facilitando el aprendizaje de la Arquitectura del Juego de Instrucciones

En este artículo se presenta la metodología y estrategias llevadas a cabo para la enseñanza de la Arquitectura del Juego de Instrucciones en la asignatura de Estructura de Ordenadores de 2º curso de Ingeniería Informática y en particular dentro del desarrollo de sus prácticas. Éstas están dedicadas a la introducción del lenguaje ensamblador de un procesador de propósito general. La metodología utilizada tiene en cuenta, entre otros aspectos, la elección del tipo de procesador y la herramienta de trabajo, la personalización del ritmo de trabajo y la responsabilidad del alumno en la consecución de los objetivos como ejes fundamentales del aprendizaje. Así, se pretende conseguir un acercamiento mucho menos traumático del alumno a una de las asignaturas que mayor importancia tiene en la formación de base de los futuros ingenieros informáticos. Los resultados obtenidos hasta el momento nos indican que la acogida por parte del alumno es positiva, quedando ésta reflejada en la facilidad e interés con que resuelven los problemas propuestos en cada práctica. Por ello se produce una mejora en el aprendizaje de la asignatura, aspecto que queda reflejado en la evaluación de su rendimiento

Hyperspectral Unmixing on Multicore DSPs: Trading Off Performance for Energy

Wider coverage of observation missions will increase onboard power restrictions while, at the same time, pose higher demands from the perspective of processing time, thus asking for the exploration of novel high-performance and low-power processing architectures. In this paper, we analyze the acceleration of spectral unmixing, a key technique to process hyperspectral images, on multicore architectures. To meet onboard processing restrictions, we employ a low-power Digital Signal Processor (DSP), comparing processing time and energy consumption with those of a representative set of commodity architectures. We demonstrate that DSPs offer a fair balance between ease of programming, performance, and energy consumption, resulting in a highly appealing platform to meet the restrictions of current missions if onboard processing is required

Concurrent and Accurate Short Read Mapping on Multicore Processors

We introduce a parallel aligner with a work-flow organization for fast and accurate mapping of RNA sequences on servers equipped with multicore processors. Our software, HPG Aligner SA1, exploits a suffix array to rapidly map a large fraction of the RNA fragments (reads), as well as leverages the accuracy of the Smith-Waterman algorithm to deal with conflictive reads. The aligner is enhanced with a careful strategy to detect splice junctions based on an adaptive division of RNA reads into small segments (or seeds), which are then mapped onto a number of candidate alignment locations, providing crucial information for the successful alignment of the complete reads. The experimental results on a platform with Intel multicore technology report the parallel performance of HPG Aligner SA, on RNA reads of 100–400 nucleotides, which excels in execution time/sensitivity to state-of-the-art aligners such as TopHat 2+Bowtie 2, MapSplice, and STAR.This work has been supported by the Bull-CIPF Chair for Computational Genomics. The researchers from the Jaume I University were supported by project TIN2011-23283 and FEDER

Gestión de entregables con grupos grandes

En el Espacio Europeo de Educación Superior (EEES), el docente debe asumir la responsabilidad de planificar el trabajo que tiene que realizar el estudiante, tanto dentro como fuera del aula, y además, evaluar el trabajo realizado, preferentemente de forma continua. Para ello, el profesor puede optar por preparar un conjunto de documentos donde se expliciten las actividades que el estudiante debe realizar a lo largo del curso y que irá entregando para su corrección (en adelante, llamaremos entregables a dichos documentos). El problema que plantea la utilización de entregables es que su gestión es un proceso bastante costoso, especialmente cuando el número de estudiantes por grupo es elevado. En este artículo se presenta una aplicación de gestión de entregables que reduce notablemente el tiempo que el profesor debe dedicar a su gestión, permitiendo que sea posible utilizar entregables incluso con grupos grandes. Se propone también un método de evaluación en el que el porcentaje de entregables realizados por el estudiante forma parte de su evaluación. Tanto la aplicación de gestión como el método de evaluación propuestos han sido probados en varias asignaturas con resultados satisfactorios.Este proyecto docente ha sido financiado por la Unitat de Suport Educatiu de la Universidad Jaume I (código del proyecto: 05G073-400)

Aplicación para la gestión y calificación de actividades ECTS

En este artículo se describe una aplicación web que facilita la gestión y calificación de las actividades ECTS realizadas por los estudiantes. La principal ventaja de esta aplicación es que permite el seguimiento continuado del trabajo realizado por los estudiantes, aún con grupos grandes. La aplicación está siendo utilizada actualmente en 9 asignaturas del Grado en Ingeniería Informática de la Universidad Jaume I, gestionando más de 200 actividades diferentes por curso.This paper describes a web application that facilitates the management and assesment of the ECTS activities performed by students. The main advantage of this application is that it allows the continuous monitoring of the work performed by students, even with big groups. The application is currently being used in 9 courses of the degree in Computer Engineering at the Jaume I University, managing more than 200 different activities per course.Este trabajo ha sido parcialmente financiado por la Unitat de Suport Educatiu de la Universidad Jaume I, en el marco del Proyecto de Innovación Educativa 10G136-329

Y los estudiantes, ¿qué opinan?

Los estudiantes aprenden de y con nosotros, pero nosotros también podemos aprender de y con ellos. Como docentes preocupados por el aprendizaje de nuestros alumnos en ocasiones nos hacemos preguntas que, o no nos atrevemos a hacerles, o no se atreven a contestarnos, o no encontramos el momento de plantearles. En este artículo recogemos la opinión que tienen los estudiantes sobre diferentes aspectos relacionados con la organización y la impartición de nuestra docencia. Las preguntas se centran básicamente en las metodologías docentes, el sistema de evaluación, la utilización del material de estudio, los horarios, las salidas profesionales y las razones de la asistencia y no asistencia a clase. La información proporcionada por los estudiantes nos ha permitido reflexionar con ellos y puede ayudarnos, sin lugar a dudas, a mejorar la organización de nuestras asignaturas, los contenidos abordados en ellas, la motivación del alumno y, en definitiva, el proceso de aprendizaje.Trabajo financiado por la Unidad de Soporte Educativo de la Universidad Jaume I de Castellón

Introducción a la arquitectura de computadores con QtARMSim y Arduino

Codi d’assignatura EI1004 / MT100

GLAME@lab: Interfaz de Programación M-script para Operaciones de Álgebra Lineal Densa sobre Procesadores Gráficos

We propose two high-level application programming interfaces (APIs) to use a graphics processing unit (GPU) as a coprocessor for dense linear algebra operations. Combined with an extension of the FLAME API and an implementation on top of NVIDIA CUBLAS, the result is an efficient and user-friendly tool to design, implement, and execute dense linear algebra operations on the current generation of NVIDIA graphics processors, of wide-appeal to scientists and engineers. As an application of the developed APIs, we implement and evaluate the performance of three different variants of the Cholesky factorizationEl artículo presenta dos interfaces de programación (APIs) de alto nivel para el uso de unidades de procesamiento gráfico (GPU) como coprocesadores para la realización de operaciones de álgebra lineal densa. En combinación con una extensión de la interfaz de FLAME y una implementación basada en la biblioteca CUBLAS de NVIDIA, el resultado es una herramienta eficiente y de fácil uso para diseñar, implementar y ejecutar operaciones de álgebra lineal densa sobre la última generación de procesadores gráficos de NVIDIA. Como aplicación de la interfaz desarrollada, se implementa y evalúa el rendimiento de tres variantes de la factorización de Cholesk

Dynamic reconfiguration of noniterative scientific applications A case study with HPG aligner

Several studies have proved the benefits of job malleability, that is, the capacity of an application to adapt its parallelism to a dynamically changing number of allocated processors. The most remarkable advantages of executing malleable jobs as part of a high performance computer workload are the throughput increase and the more efficient utilization of the underlying resources. Malleability has been mostly applied to iterative applications where all the processes execute the same operations over different sets of data and with a balanced per process load. Unfortunately, not all scientific applications adhere to this process-level malleable job structure. There are scientific applications which are either noniterative or present an irregular per process load distribution. Unlike many other reconfiguration tools, the Dynamic Management of Resources Application Programming Interface (DMR API) provides the necessary flexibility to make malleable these out-of-target applications. In this article, we study the particular case of using the DMR API to generate a malleable version of HPG aligner, a distributed-memory noniterative genomic sequencer featuring an irregular communication pattern among processes. Through this first conversion of an out-of-target application to a malleable job, we both illustrate how the DMR API may be used to convert this type of applications into malleable and test the benefits of this conversion in production clusters. Our experimental results reveal an important reduction of the malleable HPG aligner jobs completion time compared to the original HPG aligner version. Furthermore, HPG aligner malleable workloads achieve a greater throughput than their fixed counterparts.The authors would like to thank the anonymous reviewers for their valuable, insightful comments that improve the quality of this paper. This work was supported by the Project TIN2014-53495-R and TIN2015-65316-P from MINECO and FEDER. Antonio J. Peña was cofinanced by MINECO under Juan de la Cierva fellowship IJCI-2015-23266.Peer ReviewedPostprint (author's final draft

Evaluación y optimización de rutinas BLAS de nivel 3 para procesadores gráficos

The increase in performance of the last generations of graphics processors (GPUs) has made this class of platform a coprocessing tool with remarkable success in certain types of operations. In this paper we evaluate the performance of the Level 3 operations in CUBLAS, the implementation of BLAS for NVIDIA(R) GPUs with unified architecture. From this study, we gain insights on the quality of the kernels in the library and we propose several alternative implementations that are competitive with those in CUBLAS. Experimental results on a GeForce 8800 Ultra compare the performance of CUBLAS and the new variantsEl incremento en las prestaciones de las últimas generaciones de procesadores gráficos (GPUs), ha convertido a este tipo de plataformas en herramientas de coprocesamiento con notable éxito frente a cierto tipo de aplicaciones. En el presente artículo, se evalua el rendimiento de las operaciones de Nivel 3 de CUBLAS, la implementación de BLAS desarrollada por NVIDIA(R) para sus procesadores gráficos con arquitectura unificada. A partir del estudio, se extraen conclusiones acerca de la calidad de las implementaciones de la biblioteca, y se proponen implementaciones alternativas que mejoran el rendimiento de las implementaciones originales. Los resultados experimentales sobre una GeForce 8800 Ultra comparaen el rendimiento de CUBLAS y las nuevas variantes propuesta