Signal Flow Graph Approach to Efficient DST I-IV Algorithms

In this paper, fast and efficient discrete sine transformation (DST) algorithms are presented based on the factorization of sparse, scaled orthogonal, rotation, rotation-reflection, and butterfly matrices. These algorithms are completely recursive and solely based on DST I-IV. The presented algorithms have low arithmetic cost compared to the known fast DST algorithms. Furthermore, the language of signal flow graph representation of digital structures is used to describe these efficient and recursive DST algorithms having $(n-1)$ points signal flow graph for DST-I and $n$ points signal flow graphs for DST II-IV

Area Efficient DST Architectures for HEVC

This work analyses the actual throughput of the Discrete Sine Transform (DST) stage in a realistic HEVC encoder, which executes the rate-distortion optimization algorithm to achieve high compression quality. Then, a low complexity DST factorization, where all the integer multiplications are substituted with add-and-shift operations, is exploited to design an efficient 1D-DST core. The proposed 1D-DST core is employed to derive two area efficient architectures, namely Folded and Full-parallel, for computing the 4×4 2D-DST in HEVC. Finally, the proposed 2D-DST architectures are synthesized on a 90-nm standard cell technology to support the actual target throughput required to encode 4K UHD @30fps video sequences, showing better area efficiency with respect to existing DST architectures for HEVC

Signal Flow Graph Approach to Efficient DST I-IV Algorithms

In this paper, fast and efficient discrete sine transformation (DST) algorithms are presented based on the factorization of sparse, scaled orthogonal, rotation, rotation-reflection, and butterfly matrices. These algorithms are completely recursive and solely based on DST I-IV. The presented algorithms have low arithmetic cost compared to the known fast DST algorithms. Furthermore, the language of signal flow graph representation of digital structures is used to describe these efficient and recursive DST algorithms having (n�1) points signal flow graph for DST-I and n points signal flow graphs for DST II-IV

Compressão de sinais biomédicos

Compressors for electrocardiograms and electroencephalograms have been reported in the literature over the last decades, but there is a lack of works describing general solutions for all biomedical signals. Aiming to fill this gap, this work discusses compression methods that work well for all biomedical signals. The lossless compression methods are based in wavelet transforms and linear predictors associated with several entropy coders. The lossy compaction strategies use trigonometric and wavelet transforms, followed by vector quantizers based in dead-zone quantization by Lagrangian Minimization and Successive Approximation Quantizations. The entropy coders are based in Prediction by Partial Matching, Run Length Encoding and Set Partitioning in Hierarchical Trees. The methods were tested usign the signals of the MIT/BIH Polysomnographic Database. Lossless compressors achieved compression ratios of at most 4.818:1, while the lossy methods achieved compression ratios of at most 818.055:1. Smoother signals, as respiration and oxygen saturation records, presented better reconstructions with wavelets and Successive Approximation Quantization, despite the lower compression performances. Contrastively, for the same quality of visual reconstruction, trigonometric transforms and Lagrangian Minimization achieved better compression performances for rougher signals – as electroencephalograms and electromyograms.NenhumaCompressores de eletrocardiogramas e eletroencefalogramas vêm sendo descritos na literatura ao longo das últimas décadas, mas há uma falta de trabalhos que apresentem soluções gerais para todos os sinais biomédicos. Visando preencher essa lacuna, este trabalho discute métodos de compressão que funcionem satisfatoriamente para os sinais biomédicos. Os métodos de compressão sem perdas de informação estudados se baseiam em transformadas wavelet e preditores lineares associados a diversos codificadores de entropia. As estratégias de compactação com perdas de informação apresentadas usam transformadas trigonométricas e wavelets seguidas por quantizadores vetoriais baseados em quantização com zona-morta gerados por Minimização Lagrangiana e em Quantizações por Aproximações Sucessivas. Os codificadores de entropia usados se baseiam em Predição por Casamento Parcial, Codificação por Comprimento de Sequência e Particionamento de Conjuntos em Árvores Hierárquicas. Os métodos foram testados usandoossinaisdoMIT/BIHPolysomnographic Database. Oscompressoressemperdas de informação obtiveram razões de compressão até 4,818 : 1, dependendo do tipo de registro biomédico, enquanto os métodos com perdas obtiveram razões de compressão até 818,055 : 1. Os sinais mais suaves, como os de respiração e saturação de oxigênio, apresentaram melhores reconstruções com wavelets e Quantização por Aproximações Sucessivas, apesar dos menores desempenhos de compressão. Contrastivamente, para a mesma qualidade de reconstrução visual, transformadas trigonométricas e Minimização Lagrangiana obtiveram melhores eficácias de compressão para sinais mais variáveis – como eletroencefalogramas e eletromiogramas

Algoritmo de estimação de movimento e sua arquitetura de hardware para HEVC

Doutoramento em Engenharia EletrotécnicaVideo coding has been used in applications like video surveillance, video conferencing, video streaming, video broadcasting and video storage. In a typical video coding standard, many algorithms are combined to compress a video. However, one of those algorithms, the motion estimation is the most complex task. Hence, it is necessary to implement this task in real time by using appropriate VLSI architectures. This thesis proposes a new fast motion estimation algorithm and its implementation in real time. The results show that the proposed algorithm and its motion estimation hardware architecture out performs the state of the art. The proposed architecture operates at a maximum operating frequency of 241.6 MHz and is able to process 1080p@60Hz with all possible variables block sizes specified in HEVC standard as well as with motion vector search range of up to ±64 pixels.A codificação de vídeo tem sido usada em aplicações tais como, vídeovigilância, vídeo-conferência, video streaming e armazenamento de vídeo. Numa norma de codificação de vídeo, diversos algoritmos são combinados para comprimir o vídeo. Contudo, um desses algoritmos, a estimação de movimento é a tarefa mais complexa. Por isso, é necessário implementar esta tarefa em tempo real usando arquiteturas de hardware apropriadas. Esta tese propõe um algoritmo de estimação de movimento rápido bem como a sua implementação em tempo real. Os resultados mostram que o algoritmo e a arquitetura de hardware propostos têm melhor desempenho que os existentes. A arquitetura proposta opera a uma frequência máxima de 241.6 MHz e é capaz de processar imagens de resolução 1080p@60Hz, com todos os tamanhos de blocos especificados na norma HEVC, bem como um domínio de pesquisa de vetores de movimento até ±64 pixels