Validierung von MultiView-basierten Prozessmodellen mit grafischen Validierungsregeln

Die Bedeutung und Verbreitung von Software wächst im betrieblichen und privaten Umfeld stetig. Das primäre Ziel bei der Verwendung von Software ist die Optimierung manueller oder bereits (teil-) automatisierter Problem- bzw. Aufgabenstellungen. Der zentrale Bezugspunkt bei der Entwicklung der Software ist die Softwarespezifikation. Diese beinhaltet im Idealfall alle für die Softwarelösung relevanten Anforderungen. Ein an Bedeutung gewinnender Bestandteil der Spezifikation sind Geschäftsprozessmodelle. Diese beschreiben dabei die Abläufe der zu entwickelnden Softwarelösung in Form von grafischen Prozessdarstellungen. Aufgrund der zunehmenden Anreicherung der Prozessmodelle mit Anforderungen und Informationen wie bspw. gesetzlichen Bestimmungen oder Details für die modellgetriebene Softwareentwicklung erwachsen aus einfachen Ablaufdarstellungen komplexe und umfangreiche Geschäftsprozessmodelle. Unabhängig davon, ob Geschäftsprozessmodelle zur reinen Spezifikation bzw. Dokumentation dienen oder für die modellgetriebene Softwareentwicklung eingesetzt werden, ist ein zentrales Ziel die Sicherstellung der inhaltlichen Korrektheit der Geschäftsprozessmodelle und damit der darin modellierten Anforderungen. In aktuellen Softwareentwicklungsprozessen werden dazu häufig manuelle Prüfverfahren eingesetzt, welche jedoch häufig sowohl zeit- als auch kostenintensiv und zudem fehleranfällig sind. Automatisierbare Verfahren benötigen allerdings formale Spezifikationssprachen. Diese werden aber aufgrund ihrer mathematisch anmutenden textuellen Darstellung im Umfeld der Geschäftsprozessmodellierung meist abgelehnt. Im Gegensatz zu textuellen Darstellungen sind grafische Repräsentationen häufig leichter verständlich und werden vor allem im Bereich der Geschäftsprozessmodellierung eher akzeptiert. Im Rahmen der Arbeit wird daher ein auf formalen grafischen Validierungsregeln basierendes Konzept zur Überprüfung der inhaltlichen Korrektheit von Geschäftsprozessmodellen vorgestellt. Das Konzept ist dabei unabhängig von der Modellierungssprache der Geschäftsprozessmodelle sowie von der Spezifikationssprache der Validierungsregeln. Zur Verbesserung der Beherrschbarkeit der zunehmend komplexen und umfangreichen Geschäftsprozessmodelle wird zudem ein als MultiVview bezeichnetes Sichtenkonzept vorgestellt. Dies dient zur Reduzierung der grafischen Komplexität und zur Zuordnung von Aufgaben- und Verantwortungsbereichen (beispielsweise Datenschutz- und Sicherheitsmodellierung) bei der Geschäftsprozessmodellierung. Das Gesamtkonzept wurde prototypisch in der Software ARIS Business Architect und als Plug-in für die Entwicklungsumgebung Eclipse realisiert. Eine Evaluation erfolgt zum einen an dem Eclipse Plug-in anhand eines Requirements Engineering Tool Evaluation Framework und zum anderen anhand von Anwendungsfällen aus dem Bereich der öffentlichen Verwaltung, der ELSTER-Steuererklärung und SAP-Referenzprozessen

Kombination dynamischer und formaler Methoden zur Verifikation objektorientierter Software

Der Anteil von Software in industriellen Gütern und Dienstleistungen steigt stetig und deren Korrektheit ist eine deren wichtigsten Eigenschaften. Häufig werden für die Entwicklung objektorientierte Programmiersprachen eingesetzt. Die Korrektheit objektorientierter Software kann mit Hilfe dynamischer Testverfahren oder mit Hilfe formaler Methoden verifiziert werden. Dynamische Testverfahren können leicht auf jede Software angewandt werden, garantieren jedoch keine Fehlerfreiheit. Methoden der formalen Verifikation können hingegen dafür genutzt werden, Fehlerfreiheit zu garantieren. Jedoch ist ihre Anwendung wesentlich komplexer. In dieser Arbeit wird ein neues Verfahren zu Kombination modularer, formaler Verifikationsmethoden und dynamischer Testverfahren vorgestellt. Das Ziel der vorgestellten Methodik ist es möglichst große Anteile der Software automatisiert, modular und formal zu verifizieren. Dadurch können zeitintensive, dynamische Testfälle eingespart und die Sicherheit der Software erhöht werden. Die Korrektheit von Programmabschnitten, die nicht formal verifiziert werden konnten, wird mit dynamischen Testfällen und Robustheitstests überprüft. Die Robustheitstests simulieren Fehler bezüglich aller nicht formal verifizierten Programmeigenschaften. Mit Hilfe dieser Tests wird das Verhalten der formal verifizierten Programmabschnitte im Fehlerfall analysiert. Ein sicherer Umgang mit Fehlern verhindert, dass Fehler unbemerkt durch das Gesamtsystem propagiert werden können. Stattdessen werden Fehler durch das Programm korrigiert oder die Programmausführung mit einem definierten Prozess unterbrochen. Die Robustheitstests helfen dem Entwickler, die notwendige Fehlerbehandlung zu identifizieren, zu entwickeln und final zu testen. Die auf diesem Weg entstandene Fehlerbehandlung erhöht auch die Robustheit des Gesamtsystems gegenüber potentiell nicht entdeckter Fehler.Erste PDF enthält Abbildungen in scharz-weiß; zweite PDF enthält farbige Abbildungen

Formale Verifikationsmethodiken für nichtlineare analoge Schaltungen

The objective of this thesis is to develop new methodologies for formal verification of nonlinear analog circuits. Therefore, new approaches to discrete modeling of analog circuits, specification of analog circuit properties and formal verification algorithms are introduced. Formal approaches to verification of analog circuits are not yet introduced into industrial design flows and still subject to research. Formal verification proves specification conformance for all possible input conditions and all possible internal states of a circuit. Automatically proving that a model of the circuit satisfies a declarative machine-readable property specification is referred to as model checking. Equivalence checking proves the equivalence of two circuit implementations. Starting from the state of the art in modeling analog circuits for simulation-based verification, discrete modeling of analog circuits for state space-based formal verification methodologies is motivated in this thesis. In order to improve the discrete modeling of analog circuits, a new trajectory-directed partitioning algorithm was developed in the scope of this thesis. This new approach determines the partitioning of the state space parallel or orthogonal to the trajectories of the state space dynamics. Therewith, a high accuracy of the successor relation is achieved in combination with a lower number of states necessary for a discrete model of equal accuracy compared to the state-of-the-art hyperbox-approach. The mapping of the partitioning to a discrete analog transition structure (DATS) enables the application of formal verification algorithms. By analyzing digital specification concepts and the existing approaches to analog property specification, the requirements for a new specification language for analog properties have been discussed in this thesis. On the one hand, it shall meet the requirements for formal specification of verification approaches applied to DATS models. On the other hand, the language syntax shall be oriented on natural language phrases. By synthesis of these requirements, the analog specification language (ASL) was developed in the scope of this thesis. The verification algorithms for model checking, that were developed in combination with ASL for application to DATS models generated with the new trajectory-directed approach, offer a significant enhancement compared to the state of the art. In order to prepare a transition of signal-based to state space-based verification methodologies, an approach to transfer transient simulation results from non-formal test bench simulation flows into a partial state space representation in form of a DATS has been developed in the scope of this thesis. As has been demonstrated by examples, the same ASL specification that was developed for formal model checking on complete discrete models could be evaluated without modifications on transient simulation waveforms. An approach to counterexample generation for the formal ASL model checking methodology offers to generate transition sequences from a defined starting state to a specification-violating state for inspection in transient simulation environments. Based on this counterexample generation, a new formal verification methodology using complete state space-covering input stimuli was developed. By conducting a transient simulation with these complete state space-covering input stimuli, the circuit adopts every state and transition that were visited during stimulus generation. An alternative formal verification methodology is given by retransferring the transient simulation responses to a DATS model and by applying the ASL verification algorithms in combination with an ASL property specification. Moreover, the complete state space-covering input stimuli can be applied to develop a formal equivalence checking methodology. Therewith, the equivalence of two implementations can be proven for every inner state of both systems by comparing the transient simulation responses to the complete-coverage stimuli of both circuits. In order to visually inspect the results of the newly introduced verification methodologies, an approach to dynamic state space visualization using multi-parallel particle simulation was developed. Due to the particles being randomly distributed over the complete state space and moving corresponding to the state space dynamics, another perspective to the system's behavior is provided that covers the state space and hence offers formal results. The prototypic implementations of the formal verification methodologies developed in the scope of this thesis have been applied to several example circuits. The acquired results for the new approaches to discrete modeling, specification and verification algorithms all demonstrate the capability of the new verification methodologies to be applied to complex circuit blocks and their properties.Gegenstand dieser Dissertation ist die Entwicklung neuer Methodiken zur formalen Verifikation nichtlinearer analoger elektronischer Schaltungen. Dazu werden im Rahmen dieser Arbeit entstandene neue Ansätze in den Bereichen verifikationsgerechte diskrete Modellierung analoger Schaltungen, Spezifikation analoger Schaltungseigenschaften und formale Verifikationsalgorithmen vorgestellt. Ausgehend vom Stand der Technik der Modellierung analoger Schaltungen für die simulationsbasierte Verifikation wird im Rahmen dieser Arbeit die diskrete Modellierung analoger Schaltungen für zustandsraumbasierte formale Verifikationsverfahren betrachtet. Dazu wurde ein neuer Ansatz zur diskreten Modellierung entwickelt, der die Aufteilungsstruktur anhand der Trajektorien der Vektorfelddynamik bestimmt. So wird eine hohe Genauigkeit der Nachfolgerrelation ermöglicht, woraus eine niedrigere Zahl an Zuständen für ein diskretes Modell gleicher Genauigkeit im Vergleich mit dem bisherigen Stand der Technik folgt. Die Abbildung der Trajektorien-gesteuerten Partitionierung auf eine diskrete analoge Transitionsstruktur (DATS) erlaubt die Anwendung von formalen Verifikationsalgorithmen. Die formale Spezifikation von Eigenschaften in ersten Ansätzen zum Model Checking analoger Schaltungen hat sich stark an den bestehenden temporallogischen Verfahren aus dem Bereich digitaler Hardware orientiert. Ausgehend von einer Analyse digitaler Spezifikationskonzepte und der bestehenden Ansätze für analoge Eigenschaften wurden Anforderungen an eine neue Spezifikationssprache in dieser Arbeit abgeleitet. Die aus diesen Anforderungen im Rahmen dieser Arbeit entwickelte analoge Spezifikationssprache "Analog Specification Language" (ASL) basiert auf einer natürlichsprachlichen Kapselung temporallogischer Operationen, die mit erweiterten Algorithmen zur Transitionspfadbestimmung, Durchführung von Berechnungen auf Zustandsparametern und Oszillationsbestimmung eine hohe Ausdrucksstärke analoger Eigenschaften mit einer anwenderfreundlichen Syntax kombinieren konnte. Die zusammen mit ASL entwickelten Model Checking-Verifikationsalgorithmen zur Auswertung von ASL-Spezifikationen auf einem mit dem Trajektorien-gesteuerten Diskretisierungsverfahren erzeugten DATS-Modell bilden eine wesentliche Erweiterung zum Stand der Technik. Um einen Übergang der Verifikation von signalbasierten zu zustandsraumbasierten Methodiken zu ermöglichen, wurde im Rahmen dieser Arbeit ein Ansatz entwickelt, der die Übertragung von transienten Simulationsergebnissen aus nicht-formalen Testbench-Simulationsumgebungen in eine partielle DATS-Zustandsraumdarstellung ermöglicht. Damit kann, wie anhand von Beispielen gezeigt werden konnte, die gleiche ASL-Spezifikation für Eigenschaften eines vollständigen diskreten Modells ohne Modifikation auch auf Simulationsergebnissen ausgewertet werden. Ein für das formale ASL-basierte Model Checking entwickelter Ansatz zur Erzeugung von Gegenbeispielen für als spezifikationsverletzend identifizierte Zustandsraumgebiete erlaubt es, Transitionsfolgen von einem definierten Startzustand zu einem spezifikationsverletzenden Zustand zu ermitteln. Auf Basis dieses Gegenbeispiel-Verfahrens wurde eine neue formale Eigenschaftsverifikationsmethodik mittels vollständig den Zustandsraum einer Schaltung abdeckenden Eingangsstimuli entwickelt. Die vollständig den Zustandsraum abdeckenden Eingangsstimuli bieten noch eine weitere Anwendungsmöglichkeit im Bereich des Äquivalenzvergleichs. Die im Rahmen dieser Arbeit entwickelte Methodik zum formalen Äquivalenzvergleich auf Basis der vollständig den Zustandsraum abdeckenden Eingangsstimuli ersetzt die anwenderdefinierten Eingangsstimuli durch die vollständig den Zustandsraum abdeckenden. So kann die Äquivalenz für jeden möglichen Zustand der zu vergleichenden Implementierungen anhand eines automatisierten Vergleichs der Simulationsergebnisse beider Implementierungen gezeigt werden. Um die Ergebnisse der neu eingeführten formalen Verifikationsmethodiken visuell zu untersuchen wurde ein Verfahren entwickelt, das den Zustandsraum und seine Dynamik mittels eines Partikel-Simulationsansatzes visualisiert. Da die Partikel über den gesamten Zustandsraum randomisiert verteilt werden und sich dann gemäß der Vektorfelddynamik fortbewegen, kann auch hier ein Einblick in das Systemverhalten gewonnen werden, der eine weitestgehend vollständige und somit formale Repräsentation des Zustandsraums bietet. Die prototypische Implementierung der im Rahmen dieser Arbeit entwickelten formalen Verifikationsmethodiken wurde auf zahlreiche Beispielschaltungen angewendet. Die Ergebnisse für die neuen Ansätze zur diskreten Modellierung, zur Spezifikation und zu Verifikationsalgorithmen analoger Schaltungen zeigen, dass die aus diesen Ansätzen erzeugten Verifikationsmethodiken erfolgreich auf komplexe Zustandsraumstrukturen angewendet werden können

Erweiterung und formale Verifikation von dynamischen objektorientierten Modellierungsansätze auf Basis höherer Petri-Netze

Short Summary The design of complex distributed embedded computer systems is often a big challenge because they are large and contain many parallel working components under real time conditions. The dynamic diagrams like Sequence Diagrams, State Charts and Activity Diagrams are often not sufficient to model the high complexity of these computer systems. There is no transformation possibility from one description type into another. There are no or only limited possibilities for formal analysis of system properties. Coloured dynamic Sequence Diagrams, State Charts and Activity Diagrams will be developed in this work to integrate the well-known object oriented modelling techniques into the design process of complex distributed real time systems. Coloured diagrams derive from folding several simple diagrams which are executed autonomously or influence each other in some parts. The coloured diagram types have sufficient means for the clear and unique description of the composition of several simple diagrams and some additional mechanisms for description of the dependencies and connections between the separate objects. A transformation of these diagrams into one another which allows a parallel use of similar description means will be developed. The colours which essentially model the different similar components will be kept up the transformation of these diagram types into Coloured Petri Nets as a temporary notation and will be kept up the transformation in other diagram types. They are responsible for the clear assignment and the identification of the several components of a model during the whole design process. The transformation via Coloured Petri Nets is effective because they also use the colour concept and they integrate the basic concepts of the initial diagrams. The verification method for Coloured Time Interval Petri Nets designed in this work allows assertions about the fulfilment of time restrictions and about reachability of markings, liveness, about absence of conflicts, boundedness and dynamic conflicts. The usability of these extensions will be demonstrated with a real modelling example.Der Entwurf von komplexen verteilten eingebetteten Rechnersystemen ist aufgrund der Größe und Vielzahl von parallel unter Echtzeitbedingungen arbeitenden Komponenten häufig eine große Herausforderung. Die dynamischen Diagramme, wie Message Sequence Charts (Sequenzdiagramme), State Charts (Zustandsdiagramme) und Activity Diagrams (Aktivitätsdiagramme) können häufig nicht die hohe Komplexität der zu modellierenden verteilten eingebetteten Rechnersysteme bewältigen und dabei die Übersichtlichkeit der Entwurfsmodelle gewährleisten. Es existiert auch keine Überführungsmöglichkeit von einem Beschreibungstyp in einen anderen. Die Möglichkeiten zur formalen Analyse der Systemeigenschaften nicht oder nur eingeschränkt gegeben. Für die Einbindung der bekannten objektorientierten Modellierungstechniken in den Entwurfsprozess von komplexen verteilten Echtzeitsystemen sind die in dieser Arbeit entwickelten gefärbten dynamischen Sequenzdiagramme, Zustandsdiagramme und Aktivitätsdiagramme für die Modellierung von komplexen verteilten Echtzeitsystemen effektiv einsetzbar. Gefärbte Diagramme entstehen durch Faltung von mehreren einfachen Diagrammen, die voneinander unabhängig ausgeführt werden, oder sich in einigen Teilen beeinflussen. Die gefärbten Diagrammtypen verfügen über ausreichende Mittel für die übersichtliche und eindeutige Darstellung der Komposition von mehreren einfachen Diagrammen und einige zusätzliche Mechanismen für die Abbildung der Abhängigkeiten und Beziehungen zwischen den einzelnen Objekten. Die Transformation dieser Diagrammtypen ineinander erlaubt es, ähnliche Beschreibungsmittel parallel nutzbar zu machen. Die Farben, die im wesentlichen verschiedene ähnliche Teilkomponenten modellieren, werden bei der Umwandlung in Gefärbte Petri-Netze, die bei der Transformation dieser Diagrammtypen ineinander als Zwischennotation genutzt werden, und weiterhin bei der Transformation in andere Diagrammtypen beibehalten und dienen der übersichtlichen Zuordnung und Identifizierung der einzelnen Komponenten eines Modells während des gesamten Entwurfsprozesses. Die Transformation über Gefärbte Petri-Netze ist effektiv, da diese auch das Farbkonzept unterstützen und die Grundkonzepte der Ausgangsdiagramme als Teilmenge implizit besitzen. Die entwickelte Verifikationsmethode für Gefärbte Zeitintervall-Petri-Netze ermöglicht sowohl Aussagen über die Erfüllung von zeitlichen Restriktionen als auch über die Erreichbarkeit von Markierungen, Lebendigkeit, Konfliktfreiheit, Beschränktheit und dynamische Konflikte. Die Anwendbarkeit dieser Erweiterungen lässt sich an einem realen Modellierungsbeispiel nachweisen

Formale Verifikation digitaler Systeme mit Petrinetzen

Die Arbeit beschäftigt sich mit dem Entwurf und der Verifikation digitaler Systeme. Ziel ist die Modellierung und formale Verifikation digitaler Systeme mit Petrinetzen auf funktionaler Ebene. Im ersten Teil der Arbeit wird eine petrinetz-basierte Hardware-Entwurfsmethodik vorgeschlagen. Petrinetze werden als Beschreibungsmittel für digitale Systeme und als Werkzeug für deren Simulation, Validierung, Analyse und Verifikation genutzt. Die formale Verifikation eines Petrinetz-Modells wird mit der Methode der Eigenschaftsprüfung realisiert

Formally Verifiable Object-Oriented System Specifications with UML for Railway Signalling and Safety Systems

Um die Präzision und Überprüfbarkeit der Systemanforderungsspezifikationen zu erhöhen, empfehlen die CENELEC-Normen für die Eisenbahnsysteme den Einsatz von formalen Methoden, die über eindeutige Syntax und Semantik verfügen. In der vorliegenden Arbeit werden für die Spezifikation und Verifikation von Eisenbahnsicherungssystemen formal fundierte grafische Beschreibungsmittel zur Verfügung gestellt. Diese Beschreibungsmittel sind eine Auswahl von Diagrammen der Unified Modeling Language (UML), die unterschiedliche Sichten in der Systemanforderungsspezifikation darstellen. Durch die Klassendiagramme kann die Systemstruktur beschrieben werden. Die Zustandsdiagramme und die Sequenzdiagramme werden für die Spezifikation des dynamischen Systemverhaltens verwendet. In den Klassendiagrammen werden für die Relationen Assoziation, Aggregation, Komposition und Vererbung formale Definitionen eingeführt, die die präzise Spezifikation von Beziehungen unter den Systemkomponenten ermöglichen. Weiter werden auf Basis dieser Definitionen Kriterien für die Konsistenzüberprüfung zwischen den verschiedenen Teilen der Systemspezifikation eingeführt. In den Zustandsdiagrammen werden die Aktionen, ihre Ausführung, unterschiedliche Zustandsarten und ihre Aktivierung formal definiert. Transitionen zwischen den Zuständen und deren Ausführung sind weitere Punkte, die dabei präzisiert werden. Über die eingeführten formalen Semantiken für angewendete Notationen werden Schemata für die Transformation von Zustandsdiagrammen der UML in eine formal verifizierbare Form definiert. Dadurch ist eine formale Verifikation der Systemanforderungsspezifikation durchführbar, die auf der Technik Model-Checking basiert. Die Anwendbarkeit der präsentierten Spezifikationsmittel und die formale Verifikation über die Technik Model-Checking werden am Beispiel des eingleisigen Bahnübergangs im Funkfahrbetrieb demonstriert. Dadurch sind für die Erstellung einer formal verifizierbaren Systemanforderungsspezifikation Beschreibungsmittel bereitgestellt, die aufgrund ihrer grafischen Gestalt für die Ingenieure der Eisenbahnsicherungstechnik handhabbar sind, und die Forderung der CENELEC-Normen nach Erhöhung der Präzision und Verifizierbarkeit erfüllen.In order to increase precision und verifiability of system requirements specifications the CENELEC standards for Railway Signalling and Safety Systems recommend the use of formal methods, which possess unambiguous syntax and semantics. In this thesis, formal-based graphical notations are provided for specifying and verifying Railway Signalling and Safety Systems. These notations are a selection of diagrams from the Unified Modeling Language (UML) which represent different views for system requirements specifications. System structures can be described by employing class diagrams. State diagrams and sequence diagrams are used for specifying the dynamic system behaviour. In class diagrams, formal definitions are introduced for the relations association, aggregation, composition and inheritance. This enables the precise specification of relations between system components. Furthermore, on the basis of these definitions criteria for consistency checks between the different parts of a system specification are introduced. By means of state diagrams actions, their execution, different kinds of states and their activation are defined formally. Transitions between states and their execution are further items which are rendered more precise within this scope. The introduced formal semantics of the notations employed are used to define rules for the transformation of UML state diagrams into formally verifiable forms. Thereby, the formal verification of system requirements specifications based on the technique of model checking becomes feasible. The applicability of the presented means of specification and formal verification by model checking is demonstrated on the example of the singletrack level crossing in radio-based operation. This ensures that notations for specification and formal verification of system requirements are provided, which are usable for engineers in Railway Signalling and Safety Systems and which meet the demands of the CENELEC standards for increasing precision and verifiability

Nutzerfreundliche Modellierung mit hybriden Systemen zur symbolischen Simulation in CLP

Die Dissertation beinhaltet die Sprachen MODEL-HS und VYSMO zur modularen, deklarativen Beschreibung hybrider Systeme, die dem Nachweis zeit- und sicherheitskritischer Eigenschaften für die symbolische Simulation in CLP dienen. Zum Erlangen sprachtheoretischer Erkenntnisse wie Entscheidbarkeit wurden hybride Systeme neu unter formal nachweisbaren Akzeptanzbedingungen definiert, welche durch praktische Beispiele belegt sind. Weitere Ergebnisse sind eine neue Klassifikation hybrider Systeme, ein Werkzeug ROSSY, Anfragebeschreibungen und deren Transformation in temporal-logische Ausdrücke, Anfragemasken und Anwendungen für Studiensysteme und parallele Programme.The dissertation includes the languages MODEL-HS and VYSMO for modular, declarative description of hybrid systems that serve the proof of time- and safety-critical properties for symbolic simulation in CLP. For coming to language-theoretical conclusions like decidability hybrid systems are newly defined under acceptance conditions that can be formally proved and for which practical examples bear witness. A new classification of hybrid systems, a tool ROSSY, query descriptions and their transformation into temporal-logic expressions, query forms and applications for study systems and parallel programs are further results

Das Computerprogramm als Erfahrungsgegenstand

Was ist eigentlich ein Computerprogramm? Technikphilosophische Überlegungen deuten darauf hin, dass unter diesen Begriff sehr unterschiedliche Gegenstände fallen können. Bisherige ontologische Analysen zergliedern aus diesem Grund den Begriff, um beispielsweise zwischen der Semantik eines Programms und greifbaren technischen Artefakten zu unterscheiden. Derartige Analysen bieten eine große Klarheit und Präzision bei der Begriffsverwendung, da die Unterscheidungen der zuvor zergliederten Begriffsanteile in den Vordergrund treten. Gleichzeitig führt dieses Vorgehen jedoch dazu, dass die Zusammenhänge, Verbindungen und wechselseitigen Beeinflussungen der einzelnen Bedeutungen, welche im "Programm"-Begriff gebündelt sind verdeckt werden können. Um diesem Nachteil zu begegnen, wird in dieser Arbeit ein mehrdimensionaler Programmbegriff entwickelt, der eine Unterscheidung zwischen verschiedenen Bedeutungsebenen des Programmbegriffs vornimmt, gleichzeitig aber deren Zusammenhang herausarbeitet. Dafür werden der Begriffsbestimmung epistemologische Überlegungen vorangestellt, die der Frage nachgehen, wie Computerprogramme überhaupt von Menschen wahrgenommen werden können, wie Programme Gegenstände menschlicher Erfahrung werden. Ausgehend von Immanuel Kants Transzendentalphilosophie und Edmund Husserls Grundlegung der Phänomenologie wird ein Zugang zu dieser Erfahrung von Computerprogrammen entwickelt. Dabei wird herausgearbeitet, dass die Programme auf vier voneinander unterscheidbare Arten als Gegenstand konstituiert werden. Die daraus resultierenden Bedeutungsebenen des vorgestellten Programmbegriffs sind jeweils Programme als räumlich-zeitliche, syntaktische, semantische und eingebettete Gegenstände. Der Zusammenhang zwischen diesen Begriffsdimensionen zeigt sich dabei als Eigenschaft der Wahrnehmung von Programmen: Je nachdem, als was ein Programm konstituiert wird, können die jeweils anderen Begriffbedeutungen von "Programm" appräsentiert, also mitgegeben, sein. Dieser Zusammenhang ist in hohem Maße gesellschaftlich und technisch bedingt. Um diese Bedingtheit zu untersuchen wird dies anschließend als Assoziation im Sinne von Bruno Latours Akteur-Netzwerk-Theorie untersucht. Der hier entwickelte Programmbegriff eignet sich, um die Bedeutung von Computerprogrammen im Rahmen technikphilosophischer und techniksoziologischer Forschung zu analysieren. Die Anwendbarkeit des mehrdimensionalen Programmbegriffs zur Analyse menschlicher Bezüge zur Computertechnologie wird in der vorliegenden Arbeit an drei Fallbeispielen im Umfeld der Softwareentwicklung aufgezeigt. Im Mittelpunkt dieser Überlegungen stehen die wechselseitigen Verhältnisse von Mensch, Technik und Gesellschaft zueinander. Abschließend zeigt ein Ausblick weitere Bereiche, in denen mithilfe des entwickelten Begriffs aussichtsreiche Untersuchungen durchgeführt werden können

Methodischer Beitrag zum neuen Einsatz von Techniken der formalen Verifikation bei seriellen Busprotokollen im automobilen Umfeld

Mit Hilfe der Formalen Verifikation kann die Protokollkonformität bei der Verifikation garantiert werden. Eine Herausforderung stellen serielle Protokolle mit ihren großen zu betrachtenden Zeitfenstern dar. Diese Arbeit beschreibt eine Methodik, die die Verifikation von seriellen Protokollen verbessert. Dazu wird eine Aufteilung des Prozesses in mehrere Schichten propagiert, was eine Abstraktion von der Implementierung und eine Erhöhung der Qualität und der Widerverwendbarkeit ermöglicht