328 research outputs found
Fault diagnostic instrumentation design for environmental control and life support systems
As a development phase moves toward flight hardware, the system availability becomes an important design aspect which requires high reliability and maintainability. As part of continous development efforts, a program to evaluate, design, and demonstrate advanced instrumentation fault diagnostics was successfully completed. Fault tolerance designs for reliability and other instrumenation capabilities to increase maintainability were evaluated and studied
Recommended from our members
Hardware Security Implications of Reliability, Remanence and Recovery in Embedded Memory
Secure semiconductor devices usually destroy key material on tamper detection. However, data remanence effect in SRAM and Flash/EEPROM makes secure erasure process more challenging. On the other hand, data integrity of the embedded memory is essential to mitigate fault attacks and Trojan malware. Data retention issues could influence the reliability of embedded systems. Some examples of such issues in industrial and automotive applications are presented. When it comes to the security of semiconductor devices, both data remanence and data retention issues could lead to possible data recovery by an attacker. This paper introduces a new power glitching technique that reduces the data remanence time in embedded SRAM from seconds to microseconds at almost no cost. This would definitely help in designing systems with better secret key guarding. Data remanence in non-volatile memory could be influenced in the same way. The effect of data remanence and data retention on hardware security is discussed and possible countermeasures are suggested. This should raise awareness among the designers of secure embedded systems
Bistability and Electrical Characterisation of Two Terminal Non-Volatile Polymer Memory Devices.
Polymer blended with nanoparticle and ferroelectric materials in two terminal memory devices has potential for electronic memory devices that may offer increased storage capacity and performance. Towards understanding the memory performance of a combination of an organic polymer with a ferroelectric or unpolarised material, this research is concerned with testing the memory programming and capacitance of these materials using two-terminal memory device structures. This research contributes to previous investigation into the internal working mechanisms of polymer memory devices and increases understanding and verifies the principles of these mechanisms through testing previously untested materials in different material compositions. This study makes a novel contribution by testing the electrical bistability of new materials; specifically, nickel oxide, barium titanate and methylammonium lead bromide and considers their properties which include nanoparticles, ferroelectric, perovskite structures and organic-inorganic composition. Due to their material properties which have different implications for internal switching and memory storage. Nanoparticles have a greater band gap between the valence band and conduction band compare to bulk material which is exploited for memory storage and ferroelectric properties and perovskite materials have non-volatile properties suitable for switching mechanisms. Specific attributes of memory function which include charging mechanism, device programming, capacitance and charge retention were tested for different material compositions which included, blend and layered with a PVAc polymer, and as a bulk material with a single crystal structure using MIM memory devices and MIS device structures. The results showed that nickel oxide was the most effective material as a blend with the polymer for memory performance, this was followed by barium titanate, however, methylammonium lead bromide performed poorly with polymer but
showed promise as a single crystal structure. The results also showed that an increase in concentration of the tested material in a blend composition resulted in a corresponding increase in memory function, and that blend compositions were much more effective than layered compositions
Feasibility of self-structured current accessed bubble devices in spacecraft recording systems
The self-structured, current aperture approach to magnetic bubble memory is described. Key results include: (1) demonstration that self-structured bubbles (a lattice of strongly interacting bubbles) will slip by one another in a storage loop at spacings of 2.5 bubble diameters, (2) the ability of self-structured bubbles to move past international fabrication defects (missing apertures) in the propagation conductors (defeat tolerance), and (3) moving bubbles at mobility limited speeds. Milled barriers in the epitaxial garnet are discussed for containment of the bubble lattice. Experimental work on input/output tracks, storage loops, gates, generators, and magneto-resistive detectors for a prototype device are discussed. Potential final device architectures are described with modeling of power consumption, data rates, and access times. Appendices compare the self-structured bubble memory from the device and system perspectives with other non-volatile memory technologies
Design and development of an embedded flash memory integrated simulator for the automotive microcontroller firmware validation
Applicazioni automotive possono compromettere la sicurezza delle persone pertanto i componenti devono essere affidabili in qualsiasi condizione operativa. L'affidabilità può essere raggiunta testando i dispositivi dopo la produzione, progettare il test è un compito delicato in quanto non sono presenti fisicamente i primi prototipi del dispositivo. Realizziamo un simulatore di memorie flash integrate di un microcontrollore automotive per facilitare la progettazione dei tes
Reliable Low-Power High Performance Spintronic Memories
Moores Gesetz folgend, ist es der Chipindustrie in den letzten fünf Jahrzehnten gelungen, ein
explosionsartiges Wachstum zu erreichen. Dies hatte ebenso einen exponentiellen Anstieg der
Nachfrage von Speicherkomponenten zur Folge, was wiederum zu speicherlastigen Chips in
den heutigen Computersystemen führt. Allerdings stellen traditionelle on-Chip Speichertech-
nologien wie Static Random Access Memories (SRAMs), Dynamic Random Access Memories
(DRAMs) und Flip-Flops eine Herausforderung in Bezug auf Skalierbarkeit, Verlustleistung
und Zuverlässigkeit dar. Eben jene Herausforderungen und die überwältigende Nachfrage
nach höherer Performanz und Integrationsdichte des on-Chip Speichers motivieren Forscher,
nach neuen nichtflüchtigen Speichertechnologien zu suchen. Aufkommende spintronische Spe-
ichertechnologien wie Spin Orbit Torque (SOT) und Spin Transfer Torque (STT) erhielten
in den letzten Jahren eine hohe Aufmerksamkeit, da sie eine Reihe an Vorteilen bieten. Dazu
gehören Nichtflüchtigkeit, Skalierbarkeit, hohe Beständigkeit, CMOS Kompatibilität und Unan-
fälligkeit gegenüber Soft-Errors. In der Spintronik repräsentiert der Spin eines Elektrons dessen
Information. Das Datum wird durch die Höhe des Widerstandes gespeichert, welche sich durch
das Anlegen eines polarisierten Stroms an das Speichermedium verändern lässt. Das Prob-
lem der statischen Leistung gehen die Speichergeräte sowohl durch deren verlustleistungsfreie
Eigenschaft, als auch durch ihr Standard- Aus/Sofort-Ein Verhalten an. Nichtsdestotrotz sind
noch andere Probleme, wie die hohe Zugriffslatenz und die Energieaufnahme zu lösen, bevor
sie eine verbreitete Anwendung finden können. Um diesen Problemen gerecht zu werden, sind
neue Computerparadigmen, -architekturen und -entwurfsphilosophien notwendig.
Die hohe Zugriffslatenz der Spintroniktechnologie ist auf eine vergleichsweise lange Schalt-
dauer zurückzuführen, welche die von konventionellem SRAM übersteigt. Des Weiteren ist auf
Grund des stochastischen Schaltvorgangs der Speicherzelle und des Einflusses der Prozessvari-
ation ein nicht zu vernachlässigender Zeitraum dafür erforderlich. In diesem Zeitraum wird ein
konstanter Schreibstrom durch die Bitzelle geleitet, um den Schaltvorgang zu gewährleisten.
Dieser Vorgang verursacht eine hohe Energieaufnahme. Für die Leseoperation wird gleicher-
maßen ein beachtliches Zeitfenster benötigt, ebenfalls bedingt durch den Einfluss der Prozess-
variation. Dem gegenüber stehen diverse Zuverlässigkeitsprobleme. Dazu gehören unter An-
derem die Leseintereferenz und andere Degenerationspobleme, wie das des Time Dependent Di-
electric Breakdowns (TDDB). Diese Zuverlässigkeitsprobleme sind wiederum auf die benötigten
längeren Schaltzeiten zurückzuführen, welche in der Folge auch einen über längere Zeit an-
liegenden Lese- bzw. Schreibstrom implizieren. Es ist daher notwendig, sowohl die Energie, als
auch die Latenz zur Steigerung der Zuverlässigkeit zu reduzieren, um daraus einen potenziellen
Kandidaten für ein on-Chip Speichersystem zu machen.
In dieser Dissertation werden wir Entwurfsstrategien vorstellen, welche das Ziel verfolgen,
die Herausforderungen des Cache-, Register- und Flip-Flop-Entwurfs anzugehen. Dies erre-
ichen wir unter Zuhilfenahme eines Cross-Layer Ansatzes. Für Caches entwickelten wir ver-
schiedene Ansätze auf Schaltkreisebene, welche sowohl auf der Speicherarchitekturebene, als
auch auf der Systemebene in Bezug auf Energieaufnahme, Performanzsteigerung und Zuver-
lässigkeitverbesserung evaluiert werden. Wir entwickeln eine Selbstabschalttechnik, sowohl für
die Lese-, als auch die Schreiboperation von Caches. Diese ist in der Lage, den Abschluss der
entsprechenden Operation dynamisch zu ermitteln. Nachdem der Abschluss erkannt wurde,
wird die Lese- bzw. Schreiboperation sofort gestoppt, um Energie zu sparen. Zusätzlich
limitiert die Selbstabschalttechnik die Dauer des Stromflusses durch die Speicherzelle, was
wiederum das Auftreten von TDDB und Leseinterferenz bei Schreib- bzw. Leseoperationen re-
duziert. Zur Verbesserung der Schreiblatenz heben wir den Schreibstrom an der Bitzelle an, um den magnetischen Schaltprozess zu beschleunigen. Um registerbankspezifische Anforderungen
zu berücksichtigen, haben wir zusätzlich eine Multiport-Speicherarchitektur entworfen, welche
eine einzigartige Eigenschaft der SOT-Zelle ausnutzt, um simultan Lese- und Schreiboperatio-
nen auszuführen. Es ist daher möglich Lese/Schreib- Konfilkte auf Bitzellen-Ebene zu lösen,
was sich wiederum in einer sehr viel einfacheren Multiport- Registerbankarchitektur nieder-
schlägt.
Zusätzlich zu den Speicheransätzen haben wir ebenfalls zwei Flip-Flop-Architekturen vorgestellt.
Die erste ist eine nichtflüchtige non-Shadow Flip-Flop-Architektur, welche die Speicherzelle als
aktive Komponente nutzt. Dies ermöglicht das sofortige An- und Ausschalten der Versorgungss-
pannung und ist daher besonders gut für aggressives Powergating geeignet. Alles in Allem zeigt
der vorgestellte Flip-Flop-Entwurf eine ähnliche Timing-Charakteristik wie die konventioneller
CMOS Flip-Flops auf. Jedoch erlaubt er zur selben Zeit eine signifikante Reduktion der statis-
chen Leistungsaufnahme im Vergleich zu nichtflüchtigen Shadow- Flip-Flops. Die zweite ist eine
fehlertolerante Flip-Flop-Architektur, welche sich unanfällig gegenüber diversen Defekten und
Fehlern verhält. Die Leistungsfähigkeit aller vorgestellten Techniken wird durch ausführliche
Simulationen auf Schaltkreisebene verdeutlicht, welche weiter durch detaillierte Evaluationen
auf Systemebene untermauert werden. Im Allgemeinen konnten wir verschiedene Techniken en-
twickeln, die erhebliche Verbesserungen in Bezug auf Performanz, Energie und Zuverlässigkeit
von spintronischen on-Chip Speichern, wie Caches, Register und Flip-Flops erreichen
Magnetic Graphene Memory Circuit Characterization And Verilog-A Modeling
Memory design plays an important role in modern computer technology in regard
to overall performance and reliability. Prior memory technologies, including magneticcore
memory, hard disk drives, DRAM, SRAM have limitations in regard to bit density,
IC integration, power efficiency, and physical size, respectively. To address these
limitations we propose to develop a magnetic graphene random access memory (MGRAM)
utilizing graphene Hall effect, which takes advantage of the inherent reliability of magnetic
memory and superior electrical properties of graphene (high carrier mobility, zero-band
gap, high Hall sensitivity). As the graphene magnetic memory device will be integrated
with a CMOS ASIC design an analog circuit model for the MGRAM cell is necessary and
important. In this study the electrical circuit model is developed utilizing the analog circuit
modeling language Verilog-A.
The electrical circuit model characterizes the graphene electrical properties and
the ferromagnetic core magnetic properties that retains the bit-state value. MGRAM device
simulations studying varying coil width, height, radius, contact pad configuration,
graphene shape, is performed with the MagOasis Magsimus tool to evaluate the device
performance. Model results show a maximum Hall effect voltage of 100mV for a bias
current of 50uA with a 1 Tesla magnetic field, and a writing speed of 6-9ns for setting the
magnetic state. These results will be validated against the circuit hardware measurement
and will be used for model refinement
Nonvolatile Solid State Data Recorder for Space Applications
Solid state data recorders provide numerous advantages over reel-to-reel tape recorders. Having no moving pans, they offer great reliability and do not produce troublesome reaction torques as compared to mechanical recorders. The Naval Postgraduate School has designed and built a solid state magnetic bubble memory data recorder for use on board a satellite. This recorder is based on a modular concept. The basic configuration consists of a back plane, power supply card, a controller card, a recorder interface card, a system interface card, and a selectable number of memory cards, containing four Mbytes each
- …