Estudio, diseño e implementación del módulo de preprocesado de datos del sistema Read out Driver para el calorímetro tilecal del experimento Atlas/LHC del CERN.

RESUMEN El objeto de esta Tesis es el diseño, programación e integración del Módulo de Preprocesado de Datos del Sistema Read Out Driver (ROD) dentro de los trabajos que se están realizando en el Laboratorio Europeo de Física de Partículas (CERN). Se trata de un paso definitivo para la puesta en marcha de este sistema que se instalará en el detector ATLAS dentro del acelerador de partículas (LHC) que se está terminando de construir en el CERN. Este Sistema ROD forma parte del sistema de adquisición de datos del subdetector TileCal incluido en ATLAS, en concreto del sistema de lectura y envío de datos a la frecuencia de cruce de haz que se produce en el acelerador (40 MHz). Incluido entre los niveles uno y dos de la arquitectura jerárquica de detección y estudio de eventos que se producen en las colisiones del LHC. El trabajo se puede dividir en dos partes, una primera en la que se investigan y exponen las necesidades en materia de adquisición de datos del experimento ATLAS/LHC y una segunda parte centrada en la realización del Sistema ROD, desde su primer prototipo, su diseño hardware, el sistema final, los módulos de preprocesado que se han desarrollado, el software desarrollado en los dispositivos lógicos programables y por último las pruebas, integración y resultados obtenidos en el CERN. __________________________________________________________________________________________________The object of this Thesis is the design, programming and integration of the Preprocessing Data Module of the Read Out Driver System (ROD) within the works that are being made in the European Laboratory of Physics of Particles (CERN). There treats itself about a definitive step for the beginning of this system, who will install in the ATLAS detector inside the accelerator of particles (LHC) that is being constructed in the CERN

RF Acquisition System Based on μTCA for Testing of High-Gradient Acceleration Cavities

The radio frequency (RF) laboratory hosted in the Corpuscular Physics Institute (IFIC) of the University of Valencia is designed to house a high-power and high-repetition-rate facility to test normal conduction RF accelerator cavities in the S-Band (2.9985 GHz) in order to perform R&D activities related to particle accelerator cavities. The system, which manages the entire process of RF signal generation, data acquisition and closed-loop control of the laboratory, is currently based on a modular and compact PXI platform system. This contribution details the development of a platform with similar features, but which is based on open architecture standards at both the hardware and software level. For this purpose, a complete system based on the μTCA platform has been developed. This new system must be able to work with accelerator cavities at other operating frequencies, such as 750 MHz, as well as to explore different options at firmware and software levels based on open-source codes

Microprocesador MicroBlaze de Xilinx

Material docente perteneciente a la asignatura Sistemas Integrados que se imparte en el Máster Oficial de Ingeniería Electrónica de la ETSE-UV.MicroBlaze es un bloque microprocesador “software” diseñado para su implementación en FPGAs de Xilinx. Este elemento presenta un juego de instrucciones reducido (RISC), acceso a instrucciones y datos de forma independiente (Harvard). En este sentido, se profundiza en las características de este microprocesador y se definen las posibilidades que posee para interconectar diferentes periféricos y módulos funcionales. Este material docente incorpora en este diseño con MicroBlaze se utiliza un timer para implementar un contador y, adicionalmente, a aprender como funciona el sistema de interrupciones en MicroBlaze. También se proporciona una práctica guiada que consiste en integrar un core como periférico de MicroBlaze.MicroBlaze is a "software" microprocessor block designed for implementation in Xilinx FPGAs. This element presents a set of reduced instructions (RISC), access to instructions and data independently (Harvard). In this sense, the characteristics of this microprocessor are deepened and the possibilities it has to interconnect different peripherals and functional modules are defined. This teaching material incorporated in this design with MicroBlaze uses a timer to implement a counter and, additionally, to learn how the system of interrupts in MicroBlaze works. A guided practice consisting of integrating a core as a MicroBlaze peripheral is also provided

Arquitectura de las FPGAs de Xilinx

Las FPGAs se caracterizan por poseer recursos lógicos, constituidos por bloques lógicos configurables, repartidos por todo el circuito y por recursos de interconexión formados por líneas de interconexión y conexiones configurables. Además de profundizar en esta arquitectura, se presentan y definen las características principales de las FPGAs: gran capacidad de integración, arquitectura flexible que se adapta fácilmente a cada aplicación, poseen recursos específicos para la realización de circuitos aritméticos, presentan recursos lógicos específicos para realizar unidades de memoria internas y programación por descripción hardware, capacidad de trabajar varias aplicaciones en paralelo. Así mismo, la parte teórica viene reforzada con dos prácticas aplicadas mediante la que se implementa una comunicación puerto serie en MicroBlaze.FPGAs are characterized by having logical resources, constituted by configurable logic blocks, distributed throughout the circuit and by interconnection resources formed by interconnection lines and configurable connections. In addition to deepening this architecture, the main features of the FPGAs are presented and defined: great integration capacity, flexible architecture that adapts easily to each application, they have specific resources for the realization of arithmetic circuits, they present specific logical resources to realize units of internal memory and programming by hardware description, ability to work several applications in parallel. Likewise, the theoretical part is reinforced with two applied practices through which a serial port communication is implemented in MicroBlaze

Herramienta de diseño para MicroBlaze: EDK

Material docente perteneciente a la asignatura Sistemas Integrados que se imparte en el Máster Oficial de Ingeniería Electrónica de la ETSE-UV.Presentación de la plataforma EDK, la herramienta de diseño hardware que se emplea para gestionar los sistemas integrados de Xilinx. EDK permite la integración de los componentes hardware del Sistema Integrado y del código software para que los mismos actúen. También permite la Simulación, Depuración y Programación de todo el diseño. El material docente contiene un ejercicio práctico basado en crear una aplicación básica que nos permita acceder a cualquier periférico que se desee controlar con MicroBlaze. Para ello, se emplea XPS para generar la aplicación software, creando el archivo de programación a verificar de manera hardware. Así mismo, se propone el empleo un linker script simple que permita automatizar todo el proceso.Presentation of the EDK platform, the hardware design tool used to manage integrated Xilinx systems. EDK allows the integration of the hardware components of the Integrated System and the software code so that they act. It also allows the Simulation, Debugging and Programming of the entire design. The teaching material contains a practical exercise based on creating a basic application that allows us to access any peripheral you wish to control with MicroBlaze. To do this, XPS is used to generate the software application, creating the programming file to be verified in a hardware way. Likewise, the use of a simple linker script that allows automating the entire process is proposed

Mercado de los sistemas integrados

Material docente perteneciente a la asignatura Sistemas Integrados que se imparte en el Máster Oficial de Ingeniería Electrónica de la ETSE-UV.Este material docente presenta los fabricantes FPGAs con Sistemas Integrados y describe otros Sistemas Integrados con diferentes arquitecturas. De este modo, también se exponen los principales microprocesadores hardware embebidos: Xilinx con sus modelos Virtex (PowerPC), Zynq (Cortex-A9 ARM); Altera con sus modelos Arria V y Cyclone V (Cortex-A9 ARM); Actel (Microsemi) y SmartFusion (Cortex-M3 ARM). Así mismo, se propone dos ejercicios aplicados cuyos objetivos son la utilización del asistente para la creación e importación de periféricos, la exploración de las plantillas y de la estructura de directorios creados por el asistente, la modificación de dichas plantillas para añadir la funcionalidad del periférico y poder simularlo. La segunda práctica propuesta se basa en la codepuración para realizar una depuración del sistema.This teaching material presents FPGAs manufacturers with Integrated Systems and describes other Integrated Systems with different architectures. In this way, the main embedded microprocessors are also exposed: Xilinx with its models Virtex (PowerPC), Zynq (Cortex-A9 ARM); Alter with its models Arria V and Cyclone V (Cortex-A9 ARM); Actel (Microsemi) and SmartFusion (Cortex-M3 ARM). Likewise, two applied exercises are proposed whose objectives are the use of the assistant for the creation and import of peripherals, the exploration of the templates and the structure of directories created by the assistant, the modification of said templates to add the functionality of the peripheral and be able to simulate it. The second proposed practice is based on codepuration to perform a debugging of the system

Introducción al diseño de sistemas integrados

Material docente perteneciente a la asignatura Sistemas Integrados que se imparte en el Máster Oficial de Ingeniería Electrónica de la ETSE-UV.Los Sistemas Digitales Avanzados son aquellos en los que el núcleo del sistema es uno de los dispositivos de computación usual. En este bloque se realiza un estudio del estado del arte de este tipo de dispositivos y se presentan las tres metodologías empleadas para su diseño: software, hardware y codiseño. Se realiza una explicación de la arquitectura de un Sistema Empotrado "software" basado en MicroBlaze tanto desde el punto de vista teórico como práctico. Para esto último, se incluye una práctica guiada en la que se describen los pasos a seguir para implementar un microprocesador MicroBlaze en una FPGA modelo LX-9.Advanced Digital Systems are those in which the core of the system is one of the usual computing devices. In this block a study of the state of the art of this type of devices is carried out and the three methodologies used for its design are presented: software, hardware and co-design. An explanation of the architecture of a "software" Embedded System based on MicroBlaze is made from the theoretical and practical point of view. Finally, a guided practice is included describing the steps to follow in order to integrate a MicroBlaze microprocessor in an FPGA model LX-9

Algorithms for the ROD DSP of the ATLAS hadronic Tile Calorimeter

10 pages, 10 figures.-- ISI Article Identifier: 000253651100003.Final full-text version available at: http://ific.uv.es/tical/doc/2007_02_12_JINST_2_T02001.pdfIn this paper we present the performance of two algorithms currently running in the Tile Calorimeter Read-Out Driver boards for the commissioning of ATLAS. The first algorithm presented is the so called Optimal Filtering. It reconstructs the deposited energy in the Tile Calorimeter and the arrival time of the data. The second algorithm is the MTag which tags low transverse momentum muons that may escape the ATLAS muon spectrometer first level trigger.Comparisons between online (inside the Read-Out Drivers) and offline implementations are done with an agreement around 99% for the reconstruction of the amplitude using the Optimal Filtering algorithm and a coincidende of 93% between the offline and online tagged muons for the MTag algorithm. The processing time is measured for both algorithms running together with a resulting time of 59.2 μs which, although above the 10 μs of the first level trigger, it fulfills the requirements of the commissioning trigger (~ 1 Hz). We expect further optimizations of the algorithms which will reduce their processing time below 10 μs.The authors acknowledge the help of Oleg Solovyanov, Giulio Usai, Sasha Solodkov, Tomas Davidek and the whole TileCal community.Peer reviewe

El aprendizaje a saltos mediante el uso de equipos de radio definida por software para la docencia en el grado en ingeniería electrónica de telecomunicación

La enseñanza de las comunicaciones conlleva situaciones de aprendizaje diferentes según el contexto en el que se desarrollen. El contexto actual conlleva el cambio de modelo del habitual totalmente presencial en la docencia a situaciones híbridas en línea y presenciales. Esta situación plantea retos como el desarrollar el aspecto práctico del aprendizaje de los contenidos de comunicaciones y en segundo lugar armonizar las limitaciones de presencialidad con aplicaciones prácticas de las mismas. Este proyecto de innovación docente pretende desarrollar metodologías de trabajo cercanos a los entornos profesionales en el ámbito de la Ingeniería mediante el uso de dispositivos específicos como son los basados en radio definidas por software. Estos dispositivos conjuntamente con una metodología de aprendizaje basada en proyectos (ABP) y una enseñanza que combine la docencia asíncrona y presencial, a saltos, permitirá crear un entorno muy favorable para la adquisición de competencias y habilidades profesionales de forma práctica. La puesta en marcha de sesiones híbridas para el desarrollo de proyectos de sistemas de telecomunicaciones con docencia asíncrona y trabajo en grupo se ha evaluado en este artículo. El grupo bajo estudio se ha evaluado mediante encuestas de tipo likert y ha mostrado una mejora en todos los aspectos evaluados superiores al 40% frente a la situación inicial sin estas innovaciones.UV-SFPIE PID20-1354055How to design communications systems and its foundations depends on various factors such as the accessibility to learning resources, the academic environment and the audience itself. This article reports how the introduction of learning methodologies based on project based learning (PBL), practical devices and asynchronous working has modified the perception of the students about their learning aptitudes. The combination of traditional and offline sessions, with the PBL methodology to perform practical communications systems demonstrations based on professional SDR devices by group of students is presented and analysed in this article. The quantified outcome of their academic involvement due to this innovation is evaluated. The indicators shows that the overall dimensions of student learning of communications systems were improved compared with previous sessions based on simulated, non-groupal and magistral lectures

ATLAS TileCal read-out driver system production and initial performance results

8 pages, 9 figures.-- ISI Article Identifier: 000251744500005The ATLAS Hadronic Tile Calorimeter detector (TileCal) is an iron-scintillating tiles sampling calorimeter designed to operate at the Large Hadron Collider accelerator at CERN. The central element of the back-end system of the TileCal detector is a 9U VME Read-Out Driver (ROD) board. The operation of the TileCal calorimeter requires a total of 32 ROD boards. This paper summarizes the tests performed during the ROD production and the results obtained. Data processing is performed in the ROD by digital signal processors, whose operation is based on the use of online algorithms such as the optimal filtering algorithm for the signal amplitude, pedestal and time reconstruction and the online Muon tagging algorithm which identifies low transverse momentum muons. The initial performance of both algorithms run during commissioning is also presented in this paper.This work was supported by the Spanish Technology and Science Commission under project FPA2003-09220-C02-02.Peer reviewe