Étude et perspective des transistors à hétérostructure AlInAs/GaInAs de longueur de grille inférieure à 100 nm et conception de circuits intégrés en bande G

L'amélioration continue des performances fréquentielles des composants électroniques, n'a cessé d'ouvrir de nouvelles perspectives pour de multiples applications. S'appuyant sur l'expérience de l'IEMN, l'objectif de cette thèse a été de développer des circuits intégrés pour les applications au delà de 100GHz (Radiométrie, Radioastronomie, Radar, Télécommunications haut débit, Métrologie de polluants,...). Ce sujet aborde deux thèmes principaux: La réalisation de transistor à effet de champ à hétérojonction HEMT (High Electron Mobility Transistor) de la filière AlInAs/GalnAs sur substrat d'lnP pouvant répondre à nos objectifs, puis la conception et la réalisation de différents circuits intégrés en bande G (140 - 220 GHz). Dans le premier chapitre, nous introduisons le HEMT et dressons un état de l'art de sa technologie et de ses performances fréquentielles. Puis, nous discutons des paramètres à optimiser pour accroître les performances électriques des HEMTs. Enfin nous présentons le procédé de fabrication pour obtenir des HEMTs de longueur de grille de 70 nm et rapportons les résultats de leur caractérisation électrique. Les meilleurs résultats obtenus sont un fT de 270 GHz et un fmax de 470 GHz, ceux-ci se situent au niveau des meilleurs résultats mondiaux en terme de compromis fT-fmax. Dans la seconde partie de ce travail, nous avons conçu des amplificateurs à 140 et 180 GHz, un oscillateur à 140 GHz et des VCOs à 140 GHz. Concernant les amplificateurs, les résultats de simulation laissent espérer un gain par étage de 7 et 3,5 dB à respectivement 140 et 180 GHz. Pour les VCOs, nous avons envisagé diftërentes topologies, cependant la bande d'accord la plus élevée pourrait atteindre 7,5 GHz. A l'heure actuelle, la fabrication des circuits n'a pu être achevée. Cependant nous avons réalisé l'ensemble des dispositifs passifs constituant les circuits, sur ceux-ci des mesures de paramètres S ont été réalisés jusque 220 GHz. Ces mesures ont montré une bonne concordance avec les résultats de simulation, pour les éléments test ainsi que les réseaux d'adaptation. Ces résultats valident les modèles des éléments passifs, et nous permet d'envisager positivement la réalisation d'un circuit complet.LILLE1-BU (590092102) / SudocSudocFranceF

An overview of low noise devices and associated circuits for 100-200 GHz space applications

This paper relates the state of the art of the HEMT low noise technologies for the space applications at millimeter wave and specially for the earth observation in the G-band (140 – 220 GHz)).The different III-V technologies (HEMT and LNA)and their associated performance are presented.Parameters limiting the improvement of high frequency characteristics for HEMTs with the downscaling process are studied

Design optimization of AlInAs GaInAs HEMTs for high-frequency applications

Por medio de simulaciones Monte Carlo se ha estudiado el efecto que tienen sobre las características dinamicas de HEMTs de InGaAs con 50nm de longitud de puerta dos parámetros importantes en la fabricación de los transistores: su anchura y el nivel de dopaje de la capa delta. El cálculo de los valores de las frecuencias de corte ft y fmax nos ha permitido concluir que el dopaje delta debe ser lo menor posible para mejorar las prestaciones en alta frecuencia, con el problema que tanbien hace disminuir la potencia entregada. También la anchura de los transistores debe ser la menor posible para obtener valores óptimos de ft y fmax, siempre teneiendo en cuenta que al reducirla el efecto de las capacidades puede hacerse importante.By using a Monte Carlo simulator, the static and dynamic characteristics of 50-nm-gate AlInAs GaInAs -dopedhigh-electron mobility transistors (HEMTs) are investigated. The Monte Carlo model includes some important effects that areindispensable when trying to reproduce the real behavior of the devices, such as degeneracy, presence of surface charges, T-shape of the gate, presence of dielectrics, and contact resistances. Among the large quantity of design parameters that enter the fabricationof the devices, we have studied the influence on their performanceof two important factors: the doping level of the -doped layer, and the width of the devices. We have confirmed that the value of the -doping must be increased to avoid the reduction of the drain current due to the depletion of the channel by the surface potential.However, a higher -doping has the drawback that the frequency performance of the HEMTs is deteriorated, and its value must be carefully chosen depending on the system requirements in termsof delivered power and frequency of operation. The reduction of the device width has been also checked to improve the cutoff frequencies of the HEMTs, with a lower limit imposed by the degradation provoked by the offset extrinsic capacitances

Design optimization of AlInAs-GaInAs HEMTs for low-noise applications

International audienceIn order to optimize the low-noise performance of 50-nm-gate AlInAs-GalnAs high-electron mobility transistors (HEMTs), by using an ensemble Monte Carlo simulation we study the influence of three important technological parameters on their noise level: the doping of the /spl delta/-doped layer, the width of the devices and the length of the recess. The noise behavior of the devices is firstly analyzed in terms of the physics-based P, R, and C parameters, and then characterized from a practical (circuit oriented) point of view through their four noise parameters: minimum noise figure, F/sub min/, noise resistance, R/sub n/, and complex input admittance, Y/sub opt/ (or reflection coefficient, /spl Gamma//sub opt/). We have observed an enhancement of the noise when the /spl delta/-doping or the device width are increased (a deterioration parallel to that of f/sub max/). Thus, the optimum noise operation is obtained for the lowest possible values of the /spl delta/-doping and device width. However, for small width the effect of the offset parasitic capacitances makes F/sub min/ increase, thus, imposing a limit for the reduction of the noise. Moreover, the increase of R/sub n/ for small W makes the noise tuning condition critical to reach the optimum low-noise operation. We have also confirmed that when shortening the recess length from 100 to 20 nm at each side of the gate F/sub min/ is reduced, with a slight deterioration of f/sub max/, while the static characteristics are not modified

Desing optimization of AlInAs/GalnAs HEMTs for low-noise applications

Segunda parte del estudio basado en simulaciones Monte Carlo de HEMTs de InGaAs con 50nm de longitud de puerta. En este caso se estudia el efecto sobre el ruido del nivel de dopaje delta, de la anchura de los transistores y también de la longitud del recess. El efecto sobre el ruido del dopaje delta y de la anchura es similar al que tienen sobre ft y fmax, deteriorándose al elevar ambos. Además, hemos confirmado que la reducción de la longitud del recess tiene un efecto beneficioso sobre el ruido de los HEMTs.In order to optimize the low-noise performance of 50-nm-gate AlInAs/GaInAs HEMTs, by using an ensemble Monte Carlo simulation we study the influence of three important technological parameters on their noise level: the doping of the ?-doped layer, the width of the devices and the length of the recess. The noise behavior of the devices is firstlyanalyzed in terms of the physics-based P, R and C parameters, and then characterized from a practical (circuit oriented) point of view through their four noise parameters: minimum noise figure, Fmin, noise resistance, Rn, and complex input admittance, Yopt (or reflection coefficient, ?opt). We have observed an enhancement of the noise when the??doping or the device width are increased (a deterioration parallel to that of fmax).Thus, the optimum noise operation is obtained for the lowest possible values of the ??doping and device width. However, for small width the effect of the offset parasitic capacitances makes Fmin increase, thus imposing a limit for the reduction of the noise.Moreover, the increase of Rn for small W makes the noise tuning condition critical to reach the optimum low-noise operation. We have also confirmed that when shortening the recess length from 100 nm to 20 nm at each side of the gate Fmin is reduced, with a slight deterioration of fmax, while the static characteristics are not modified