Memristive Computing

Memristive computing refers to the utilization of the memristor, the fourth fundamental passive circuit element, in computational tasks. The existence of the memristor was theoretically predicted in 1971 by Leon O. Chua, but experimentally validated only in 2008 by HP Labs. A memristor is essentially a nonvolatile nanoscale programmable resistor — indeed, memory resistor — whose resistance, or memristance to be precise, is changed by applying a voltage across, or current through, the device. Memristive computing is a new area of research, and many of its fundamental questions still remain open. For example, it is yet unclear which applications would benefit the most from the inherent nonlinear dynamics of memristors. In any case, these dynamics should be exploited to allow memristors to perform computation in a natural way instead of attempting to emulate existing technologies such as CMOS logic. Examples of such methods of computation presented in this thesis are memristive stateful logic operations, memristive multiplication based on the translinear principle, and the exploitation of nonlinear dynamics to construct chaotic memristive circuits. This thesis considers memristive computing at various levels of abstraction. The first part of the thesis analyses the physical properties and the current-voltage behaviour of a single device. The middle part presents memristor programming methods, and describes microcircuits for logic and analog operations. The final chapters discuss memristive computing in largescale applications. In particular, cellular neural networks, and associative memory architectures are proposed as applications that significantly benefit from memristive implementation. The work presents several new results on memristor modeling and programming, memristive logic, analog arithmetic operations on memristors, and applications of memristors. The main conclusion of this thesis is that memristive computing will be advantageous in large-scale, highly parallel mixed-mode processing architectures. This can be justified by the following two arguments. First, since processing can be performed directly within memristive memory architectures, the required circuitry, processing time, and possibly also power consumption can be reduced compared to a conventional CMOS implementation. Second, intrachip communication can be naturally implemented by a memristive crossbar structure.Siirretty Doriast

Toimittajaluokan vaikutus toimittajanhallinnan keinoihin

Yritykset voivat toimittajien luokittelulla (engl. supplier segmentation, supplier classification) eritellä lukuisia toimittajiaan ryhmiin erilaisten kriteerien perusteella. Toimittajien luokittelun avulla yritykset voivat tunnistaa erilaisia toimittajasuhteitaan ja täten allokoida resurssejaan tehokkaammin suhteiden välillä. Tässä työssä tarkastellaan erilaisia toimittajien luokitteluun luotuja malleja, sekä luodaan olemassa olevan kirjallisuuden pohjalta ehdotus vaihtoehtoisesta luokittelumallista. Työn tavoitteena on esittää lukijalle erilaisia malleja toimittajien luokitteluun, sekä tarjota yksinkertainen luokittelumalli, jossa esitetään vaihtoehtoisia keinoja luokiteltujen toimittajien hallintaan. Työ voidaan jakaa kolmeen osaan. Ensimmäisessä osassa käsitellään toimittajien luokittelun teoriaa esittelemällä kolme toisistaan poikkeavaa luokittelumallia. Esittelyn jälkeen käsitellyistä malleista luodaan synteesi, jossa malleja vertaillaan ja pohditaan näiden saamaa kritiikkiä. Toisessa osassa esitellään vaihtoehtoinen malli toimittajien luokittelulle olemassa olevan kirjallisuuden perusteella. Osiossa esitellään luodun mallin neljä luokkaa yleispiirteineen, sekä miten luokittelukriteerit valitaan ja määritetään. Lisäksi esitetään yksityiskohtia, mitkä on hyvä huomioida luokittelun jälkeen. Viimeisessä eli kolmannessa osassa käsitellään luokkakohtaisesti keinoja ja toimenpiteitä toimittajien hallintaan luodun mallin kontekstissa. Työssä havaittiin, että useat luokittelumallit jakavat toimittajat neljään kategoriaan kahden ulottuvuuden perusteella, jotka taas määritetään erilaisten kriteerien perusteella. Tämänkaltaisia malleja kutsutaan portfoliomalleiksi. Käytettävät kriteerit vaihtelivat malleittain, mutta keskiössä oli usein toimittajalta hankittavan tuotteen tärkeys ja saatavuus tai toimittajan ominaisuudet. Useimmissa malleissa tunnistettiin ainakin strategiset ja ei-kriittiset toimittajat. Portfoliomallit ovat saaneet kritiikkiä mm. yksittäisiin hankintoihin keskittymisestä sekä kriteerien valinnan ja painotuksen subjektiivisuudesta. Luodussa mallissa esitettiin neljä luokkaa toimittajille: strateginen, pullonkaula, transaktionaalinen ja kumppani. Luodussa mallissa haluttiin vastata kritiikkiin yhdistelemällä aiempien mallien hyväksi havaittuja puolia. Mallissa otetaan huomioon hankittavan tuotteen lisäksi myös toimittaja, ja kriteerien valintaa helpotettiin tuomalla vaihtoehdoiksi konkreettisia esimerkkejä yritysmaailmasta. Subjektiivisuus otettiin huomioon kohdistamalla kriteerien valinta ryhmälle yksilön sijaan ja käyttämällä painotuksien apuna AHP-mallia (engl. Analytic Hierarchy Process). Lopuksi esitettiin luokkakohtaisia keinoja toimittajien hallintaan, jolloin esille nousivat tiedonjaon tärkeys strategisissa suhteissa sekä resurssien kohdistaminen strategisiin ja pullonkaulatoimittajiin. Vastaavasti transaktionaalisiin toimittajiin tai kumppaneihin ei haluttu allokoida ylimääräisiä resursseja

Large-scale memristive associative memories

Associative memories, in contrast to conventional address-based memories, are inherently fault-tolerant and allow retrieval of data based on partial search information. This paper considers the possibility of implementing large-scale associative memories through memristive devices jointly with CMOS circuitry. An advantage of a memristive associative memory is that the memory elements are located physically above the CMOS layer, which yields more die area for the processing elements realized in CMOS. This allows for high-capacity memories even while using an older CMOS technology, as the capacity of the memory depends more on the feature size of the memristive crossbar than on that of the CMOS components. In this paper, we propose the memristive implementations, and present simulations and error analysis of the autoassociative content-addressable memory, the Willshaw memory, and the sparse distributed memory. Furthermore, we present a CMOS cell that can be used to implement the proposed memory architectures.</div

Synthetization, Distortion, and Geometric Correction of Isoelectric Focusing Gels for Newborn Screening

Hemoglobinopathies are inherited red blood cell disorders. They are commonly screened from newborns early after birth, and if not detected early and treated properly, some of them can be fatal. One of the most common method for screening hemoglobinopathies in newborns is isoelectric focusing (IEF). IEF separates different hemoglobins to distinct bands based on their isoelectric point. Different hemoglobinopathies can be detected from IEF as additional bands from normal hemoglobins and also from quantitative issues in normal hemoglobins. However, distortions are commonly present in IEF gels that hinder the interpretation of the gel. In this study, we showcase a method for straightening distorted images of IEF gels. Since no dataset containing images of IEF gels was present, we created a novel Sig2Img synthetic sample generator. This allowed us to create gel sides with any desired bands and intensities. Artificial distortions were also applied with basic image processing functions, to represent different kinds of distortions commonly found in IEF gels. Fifteen experiments were created to evaluate the method. The experiments showed that the correction method managed to straighten gel sides even with added difficulties, such as within-sample and sample-to-sample distortions, and added Gaussian noise. Experiments also showed that the method retained the relative quantities of the bands accurately. The straightening enables easier visual interpretation of the gel when screening for hemoglobinopathies. It also allows accurate quantitation of bands which was not originally possible from distorted samples. This gives the method clinical significance, as quantitation can be added to the clinical workflow.</p

Memristive Circuits for LDPC Decoding

We present design principles for implementing decoders for low-density parity check codes in CMOL-type memristive circuits. The programmable nonvolatile connectivity enabled by the nanowire arrays in such circuits is used to map the parity check matrix of an LDPC code in the decoder, while decoding operations are realized by a cellular CMOS circuit structure. We perform detailed performance analysis and circuit simulations of example decoders, and estimate how CMOL and memristor characteristics such as the memristor OFF/ON resistance ratio, nanowire resistance, and the total capacitance of the nanowire array affect decoder specification and performance. We also analyze how variation in circuit characteristics and persistent device defects affect the decoders.</div