Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS

Les dispositifs mémoires résistives, notamment ceux à base d’oxyde de commutation OxRRAM, se placent parmi les dispositifs mémoires émergentes les plus attractifs pour remplacer les technologies dynamic random acces memory (DRAM) et Flash grâce à leur faible coût de fabrication, les faibles tensions et courants nécessaires à leur fonctionnement, ainsi que leur fort potentiel d’intégration dans le back end of line (BEOL) de la technologie complementary metal oxyde semiconductor (CMOS). Ce dernier avantage réside dans le fait qu’il s’agit de dispositifs à deux terminaux facilement agençables en matrices crossbar. Cependant de gros problèmes de courant de fuite et de courants parasites entravent l’utilisation de ces matrices crossbar, et différentes options sont alors possibles dont le remplacement des dispositifs mémoires unitaires par des dispositifs mémoires résistives complémentaires (CRS). Les CRS ne sont autres que deux dispositifs oxide random access memory (OxRRAM) mis dos à dos et possèdent dans leur caractéristique électrique globale une non-linéarité intrinsèque pour les deux états de stockage ‘0’ et ‘1’ ainsi qu’un comportement auto-redresseur leur permettant de combiner à la fois les avantages d’un sélecteur et d’un transistor associé au point mémoire. Cette thèse porte alors sur les travaux de fabrication et caractérisations électriques de dispositifs OxRRAM et CRS sur substrats silicium (Si) et puces CMOS provenant de la technologie C040 de STMicroelectronics. Le procédé nanodamascène employé pour fabriquer les dispositifs offre deux avantages majeurs : il ne nécessite aucune étape supplémentaire dans la fabrication de CRS par rapport aux dispositifs OxRRAM et il permet d’envisager une intégration 3D monolithique agressive. Tout d’abord des caractérisations morphologiques de haute résolution ont permis de valider l’intégrité des dispositifs fabriqués. Ensuite, une étude étendue des caractérisations électriques en mode quasi-statique (QS) et configuration 1R des dispositifs OxRRAM a permis d’appréhender leur fonctionnement et d’étudier les mécanismes de conduction des différents états : Pristine, low resistance state (LRS) et high resistance state (HRS). Puis, la réalisation et la caractérisation en mode QS et pulsé de configurations 1T1R a permis de démontrer l’avantage du transistor de contrôle pour limiter le courant dans la cellule lors des opérations de FORMAGE et de SET, ce qui augmente considérablement le nombre de cycles tout en vérifiant la compatibilité BEOL du procédé. Enfin, la preuve de concept du fonctionnement de dispositifs CRS fabriqués en utilisant le procédé nanodamascène a été validée, et le potentiel d’intégration de tels dispositifs dans des matrices crossbar hautes densités pour de l’intégration 3D monolithique a été discuté. Les résultats de cette thèse ont permis d’apporter une preuve de concept de la fabrication de dispositifs CRS en utilisant le procédé nanodamascène, d’étudier en détails les caractéristiques des OxRRAM les constituant, et ainsi de pouvoir discuter et positionner la technologie CRS pour le stockage de masse de données dans le paysage actuel des technologies mémoires.Abstract: Oxide-based resistive random access memories (OxRRAM) are considered as promising candidates to replace dynamic random acces memory (DRAM) and Flash technologies. They are low cost to fabricate, they require low current and voltage operations, and are highly scalable into the complementary metal oxide semiconductor (CMOS) back end of line (BEOL). This last advantage, essentially due to the twoterminal device characteristic, is really interesting for high density data storage applications. However sneak paths issues need first to be solved to allow the development of these high density memories matrix. The use of complementary resistive switching devices (CRS) at each memory point, consisting in two resistive memories fabricated back-to-back, is proposed as an efficient solution to avoid sneak paths currents. CRS electrical characteristic exhibit intrinsic non linearity for the two memory states ‘0’ and ‘1’ along with an internal compliance when each OxRRAM is switching from the low resistance state (LRS) to the high resistance state (HRS). Thus, the CRS solution offers the electrical advantages of both selectors and MOS transistors devices, usually needed in series with an OxRRAM device at the memory point. This thesis is about the fabrication and the electrical characterization of OxRRAM and CRS devices on silicon (Si) and CMOS substrates. The nanodamascène process used to fabricate the devices allows to fabricate OxRRAM and CRS devices with the same number of process steps. It also leads to devices with sub micrometric dimensions (typically 30 X 80 nm²) fully buried in an oxide layer, paving the way for further 3D monolithic integration. In a first time, precise morphological analyses on OxRRAM devices allowed to validate the devices integrity. Electrical characterization in DC and 1R configuration allowed to study the memories devices general behavior and the conduction mechanisms inside the switching junction during the different resistive states: the Pristine (initial state), the low resistive state LRS and the high resistive state HRS. Then, OxRRAM devices were characterized in 1T1R configuration, using DC and AC measurement. The benefit of using a MOS transistor to accurately control the current inside the junction during the FORMING and SET operations was demonstrated and the devices endurance improved significantly. Finally the proof of concept of CRS devices fabrication using the nanodamascène process was validated through a functional CRS device obtained on Si substrate. The potential of integration of CRS devices inside high density BEOL memory matrix was then discussed and compared to others solutions (1T1R, 1S1R structures)

A fabrication process for emerging nanoelectronic devices based on oxide tunnel junctions

Abstract : We present a versatile nanodamascene process for the realization of low-power nanoelectronic devices with different oxide junctions. With this process we have fabricated metal/insulator/metal junctions, metallic single electron transistors, silicon tunnel field effect transistors, and planar resistive memories. These devices do exploit one or two nanometric-scale tunnel oxide junctions based on TiO2, SiO2, HfO2, Al2O3, or a combination of those. Because the nanodamascene technology involves processing temperatures lower than 300°C, this technology is fully compatible with CMOS back-end-of-line and is used for monolithic 3D integration

3D integration of complementary resistive switching devices in CMOS back end of line

La gestion, la manipulation et le stockage de données sont aujourd’hui de réels challenges. Pour supporter cette réalité, le besoin de technologies mémoires plus efficaces, moins énergivores, moins coûteuses à fabriquer et plus denses que les technologies actuelles s’intensifie. Parmi les technologies mémoires émergentes se trouve la technologie mémoire résistive, dans laquelle l’information est stockée sous forme de résistance électrique au sein d’une couche d’oxyde entre deux électrodes conductrices. Le plus gros frein à l’émergence de tels dispositifs mémoires résistives en matrices passives à deux terminaux est l’existence d’importants courants de fuites (ou sneak paths) venant perturber l’adressage individuel de chaque point de la matrice. Les dispositifs complementary resistive switching (CRS), consistant en deux dispositifs OxRRAM agencés dos à dos, constituent une solution performante à ces courants de fuites et sont facilement intégrables dans le back-end-of-line (BEOL) de la technologie CMOS. Cette thèse a permis d’apporter la preuve de concept de la fabrication et de l’intégration de dispositifs CRS de façon 3D monolithique dans le BEOL du CMOS.In our digital era, management, manipulation and data storage are real challenges. To support this reality the need for more efficient, less energy and money consuming memory technologies is drastically increasing. Among those emerging memory technologies we find the oxide resistive memory technology (OxRRAM), where the information is stored as the electrical resistance of a switching oxide in sandwich between two metallic electrodes. Resistive memories are really interested if used inside passive memory matrix. However the main drawback of this architecture remains related to sneak path currents occurring when addressing any point in the passive matrix. To face this problem complementary resistive switching devices (CRS), consisting in two OxRRAM back to back, have been proposed as efficient and costless BEOL CMOS compatible solution. This thesis brought the proof of concept of fabrication and 3D monolithic integration of CRS devices in CMOS BEOL

Intégration 3D de mémoires résistives complémentaires dans le back-end-of-line du CMOS

Les dispositifs mémoires résistives, notamment ceux à base d’oxyde de commutation OxRRAM, se placent parmi les dispositifs mémoires émergentes les plus attractifs pour remplacer les technologies dynamic random acces memory (DRAM) et Flash grâce à leur faible coût de fabrication, les faibles tensions et courants nécessaires à leur fonctionnement, ainsi que leur fort potentiel d’intégration dans le back end of line (BEOL) de la technologie complementary metal oxyde semiconductor (CMOS). Ce dernier avantage réside dans le fait qu’il s’agit de dispositifs à deux terminaux facilement agençables en matrices crossbar. Cependant de gros problèmes de courant de fuite et de courants parasites entravent l’utilisation de ces matrices crossbar, et différentes options sont alors possibles dont le remplacement des dispositifs mémoires unitaires par des dispositifs mémoires résistives complémentaires (CRS). Les CRS ne sont autres que deux dispositifs oxide random access memory (OxRRAM) mis dos à dos et possèdent dans leur caractéristique électrique globale une non-linéarité intrinsèque pour les deux états de stockage ‘0’ et ‘1’ ainsi qu’un comportement auto-redresseur leur permettant de combiner à la fois les avantages d’un sélecteur et d’un transistor associé au point mémoire. Cette thèse porte alors sur les travaux de fabrication et caractérisations électriques de dispositifs OxRRAM et CRS sur substrats silicium (Si) et puces CMOS provenant de la technologie C040 de STMicroelectronics. Le procédé nanodamascène employé pour fabriquer les dispositifs offre deux avantages majeurs : il ne nécessite aucune étape supplémentaire dans la fabrication de CRS par rapport aux dispositifs OxRRAM et il permet d’envisager une intégration 3D monolithique agressive. Tout d’abord des caractérisations morphologiques de haute résolution ont permis de valider l’intégrité des dispositifs fabriqués. Ensuite, une étude étendue des caractérisations électriques en mode quasi-statique (QS) et configuration 1R des dispositifs OxRRAM a permis d’appréhender leur fonctionnement et d’étudier les mécanismes de conduction des différents états : Pristine, low resistance state (LRS) et high resistance state (HRS). Puis, la réalisation et la caractérisation en mode QS et pulsé de configurations 1T1R a permis de démontrer l’avantage du transistor de contrôle pour limiter le courant dans la cellule lors des opérations de FORMAGE et de SET, ce qui augmente considérablement le nombre de cycles tout en vérifiant la compatibilité BEOL du procédé. Enfin, la preuve de concept du fonctionnement de dispositifs CRS fabriqués en utilisant le procédé nanodamascène a été validée, et le potentiel d’intégration de tels dispositifs dans des matrices crossbar hautes densités pour de l’intégration 3D monolithique a été discuté. Les résultats de cette thèse ont permis d’apporter une preuve de concept de la fabrication de dispositifs CRS en utilisant le procédé nanodamascène, d’étudier en détails les caractéristiques des OxRRAM les constituant, et ainsi de pouvoir discuter et positionner la technologie CRS pour le stockage de masse de données dans le paysage actuel des technologies mémoires.Abstract: Oxide-based resistive random access memories (OxRRAM) are considered as promising candidates to replace dynamic random acces memory (DRAM) and Flash technologies. They are low cost to fabricate, they require low current and voltage operations, and are highly scalable into the complementary metal oxide semiconductor (CMOS) back end of line (BEOL). This last advantage, essentially due to the twoterminal device characteristic, is really interesting for high density data storage applications. However sneak paths issues need first to be solved to allow the development of these high density memories matrix. The use of complementary resistive switching devices (CRS) at each memory point, consisting in two resistive memories fabricated back-to-back, is proposed as an efficient solution to avoid sneak paths currents. CRS electrical characteristic exhibit intrinsic non linearity for the two memory states ‘0’ and ‘1’ along with an internal compliance when each OxRRAM is switching from the low resistance state (LRS) to the high resistance state (HRS). Thus, the CRS solution offers the electrical advantages of both selectors and MOS transistors devices, usually needed in series with an OxRRAM device at the memory point. This thesis is about the fabrication and the electrical characterization of OxRRAM and CRS devices on silicon (Si) and CMOS substrates. The nanodamascène process used to fabricate the devices allows to fabricate OxRRAM and CRS devices with the same number of process steps. It also leads to devices with sub micrometric dimensions (typically 30 X 80 nm²) fully buried in an oxide layer, paving the way for further 3D monolithic integration. In a first time, precise morphological analyses on OxRRAM devices allowed to validate the devices integrity. Electrical characterization in DC and 1R configuration allowed to study the memories devices general behavior and the conduction mechanisms inside the switching junction during the different resistive states: the Pristine (initial state), the low resistive state LRS and the high resistive state HRS. Then, OxRRAM devices were characterized in 1T1R configuration, using DC and AC measurement. The benefit of using a MOS transistor to accurately control the current inside the junction during the FORMING and SET operations was demonstrated and the devices endurance improved significantly. Finally the proof of concept of CRS devices fabrication using the nanodamascène process was validated through a functional CRS device obtained on Si substrate. The potential of integration of CRS devices inside high density BEOL memory matrix was then discussed and compared to others solutions (1T1R, 1S1R structures)

HfO<inf>x</inf> complementary resistive switches

International audienc

HfOx complementary resistive switches

9-12 Oct. 2016International audienceThis paper proposes the fabrication, together with morphological and electrical characterizations of complementary resistive switches using a nanodamascene process. Complementary switches electrical performance are coherent with ReRAM fabricated and characterized with the same procedure that showed Ron/Roff ratios of 100. Complementary operating voltages of Vth1,3 = |0.8| V and Vth2.4 = |1.1| V are obtained for 88×22 nm2 junction with 6 nm thick HfOx

Fabrication of Planar Back End of Line Compatible HfOx Complementary Resistive Switches

International audienceThis paper presents the fabrication, together with morphological and electrical characterizations of complementary resistive switches using the nanodamascene process. The as-fabricated devices are fully embedded in an insulating oxide, opening the way for further process steps such as three-dimensional monolithic integration. Complementary resistive switches electrical performance is consistent with resistive random access memories fabricated and characterized with the same procedure that showed ROFF/RON ratios of 100. Complementary operating voltages of Vth1,3 = |0.8| V and Vth2.4 = |1.1| V are obtained for 88 × 22 nm2 junction with a 6 nm thick HfOx junction

3D microelectronic with BEOL compatible devices

APR 27-29, 2015International audienceThis presentation will address the potential of nanoelectronic devices 3D monolithic integration in the CMOS back-end-of-line (BEOL) to add functionality and enhance integrated circuits (ICs) performances

The nanodamascene process: a versatile fabrication technique for nanoelectronic applications

JUL 27-30, 2015International audienceIn this paper we present a versatile nanodamascene fabrication process for the realization of low power nanoelectronic devices. This process has been exploited for the fabrication of metal/insulator/metal junctions, metallic single electron transistors, silicon tunnel field effect transistors, and planar nanometric resistive memories. Due to its low thermal budget, and materials, this technology is fully compatible with CMOS back-end-of-line and is used for monolithic 3D integration