Sources de dislocations dans un alliage ordonné : le Fe-A140

The authors study the influence of ordering on dislocation loops found in oilquenched Fe-A140 alloy. The energy of dislocation loops is calculated as a function of the orientation of the line of the antiphase boundary. They show that there are local regions of disorder around inclusions and dislocations. The generation of dislocation loops is interpreted by a high vacancy supersaturation associated with a relatively slow quench.Les auteurs étudient l'influence du caractère ordonné de l'alliage Fe-A140 sur les boucles de dislocations obtenues après trempe à l'huile. Ils calculent l'énergie des boucles de dislocations de surstructure en fonction de l'orientation de la paroi d'antiphase comprise entre les deux partielles et vérifient qu'au cours d'une trempe à l'huile il existe des îlots d'ordre partiel autour des inclusions et des dislocations. Ils montrent aussi que l'apparition des boucles de dislocations est due à la sursaturation en lacunes associée à une vitesse de refroidissement assez lente permettant la montée des dislocations

Contribution à la vérification des circuits intégrés dans un environnement multivalué

Le but de cette thèse est de spécifier des outils de simulation, de simulation de pannes et de génération de vecteurs de test, utilisables sur des circuits v.l.s.i. décrits sous forme de réseaux de transistors. Un transistor MOS (interrupteur) est par nature bi-directionnel, et il est impossible de prévoir le sens des courants qui le traversent sans appliquer aux réseaux de transistors un traitement préliminaire, qui reconnait les boucles et les transistors de transmission, et définit le sens de propagation des signaux. Ce traitement préliminaire, bien qu'il permette à la vérification proprement dite d'être plus rapide, ne respecte par le concept de réseau bi-directionnel. On a donc choisi de vérifier les réseaux de transistors de façon directe, en créant des outils qui pallient l'ignorance des courants. En outre, l'algèbre des états représentant les signaux qui circulent dans les réseaux, doit être choisie de façon a pouvoir modéliser tous les comportements spécifiques de ce niveau de description. Cette algèbre est multivaluée, et comporte des couples (valeur, force) décrivant la tension et l'intensité des signau

Fault simulation and test pattern generation at the multiple-valued switch level

International audienceA fault simulation and test-pattern-generation environment is specified. It includes a multiple-valued algebra, allows the natural treatment of loops and bidirectional devices, and models the physical failures. The authors' main idea is to define what is possible when no extraction to gate level and no creation of transistor groups are performed. Two fault groups are distinguished: the faults which can be modelled in a downward layout, and the faults which can be modelled in an upward verification. This distinction induces difference in the switch network obtained, as the second group allows to model the line resistances

Observation of dislocation in some binary and ternary copper base alloys of F.C.C. structure

In this communication an attempt has been made to study by transmission electron microscopy, the various dislocations that were observed in some binary and ternary alloys of copper-zinc and aluminium after various degrees of rolling. Stacking fault nodes and fringes were frequently observed for all the alloys except for extra pure copper. The shape of the stacking fault nodes found gradually to decrease with increase in zinc and decrease in aluminium content. (Mr. S.K. Bose, Scientist, National Metallurgical Laboratory, Jamshedpur); Melle M.F. Denanot and J. Caisso; Laboratorie Metallurgie de physique, Faculte des Sciences Universite de Poitiers, France

Comparative XRPD and XAS study of the impact of the synthesis process on the electronic and structural environments of uranium–americium mixed oxides

International audienc