Novel loop architectures for enhancing linearity and resolution of analog-to-digital converters

This paper proposes three mixed (analog and digital) loop architectures which involve an analog-to-digital converter and enhance its linearity and its resolution. Their benefits are discussed with mathematical models and high-level simulations (the ADC inserted in the loops is then a passive sigma-delta structure). One of the loop topologies is particularly highlighted: it is ideally able to enhance resolution by 5 bits without damaging bandwidth. The only added analog element is an active differential low-pass filter. The other operators are fully digital: a predictor and some models of the analog parts. The effect of some defaults, such as mismatch and common mode, is illustrated by high-level simulations. The needed accuracy for the digital parameters is evaluated to 16 bits. The test of a prototype realized in a 0.358m CMOS technology validates the principle and demonstrates that the critical element of the structure is the active differential filter

A new family of extended Gauss quadratures with an interior interval constraint

AbstractStarting from two sequences {Ĝa,c,n} and {Ĝd,b,n} of ordinary Gauss quadrature formulae with an orthogonality measure dσ on the open intervals (a,c) and (d,b), respectively. We construct a new sequence {Ĝa,b,e(n)} of extended Gaussian quadrature formulae for dσ on (a,b), which is based on some preassigned points, the nodes of Ĝa,c,n, Ĝd,b,n and the e(n) zeros contained in (c,d) of a nonclassical orthogonal polynomial on [a,b] with respect to a linear functional. The principal result gives explicit formulae relating these polynomials and shows how their recurrence coefficients in the three-term recurrence formulae are related. Thus, a new class of Gaussian quadratures, having some nodes contained in a given interior interval, can be computed directly by standard software for ordinary Gauss quadrature formulae

A Sigma-Delta Converter with Adjustable Tradeoff between Resolution and Consumption

International audienceThis paper proposes an analog-to-digital converter with two working modes. In the first mode, the system is a sigma-delta passive converter: the analog modulator uses a passive switched-capacitor low-pass filter and the only active element is the comparator. The consumption is low and the resolution is moderate (9 bits). In the second mode, the expected resolution is 15 bits. For that, the passive sigma-delta modulator is put in a loop with a low-pass amplifier and some digital processing elements. The principle of this two-mode system is validated by functional simulations and by the test of a circuit realized in a 0.35μm CMOS technology

Un convertisseur sigma-delta passif-actif bi-modes

National audienceCet article présente un convertisseur analogique-numérique possédant deux modes de fonctionnement. Le premier mode se caractérise par une très faible consommation, associée à une faible résolution (9 bits). Dans le second mode, la résolution est accrue de 6 bits en théorie ; en contrepartie, la consommation augmente. En mode « faible consommation », le système est un convertisseur sigma-delta passif c'est-à-dire dont le modulateur utilise un filtre passe-bas passif, le seul élément actif étant le comparateur. En mode « haute résolution », le modulateur passif est positionné dans une boucle comprenant notamment un filtre passe-bas actif. Le principe de cette topologie bi-modes a été validé par des simulations au niveau fonctionnel et par le test d'un circuit prototype réalisé en technologie CMOS 0.350m

Analyse et compensation des imperfections des blocs élémentaires d'un convertisseur modulateur sigma-delta à temps continu en technologie AsGa

La conception des modulateurs sigma-delta passe bande à temps continu, dédiés à la conversion analogique-numérique de signaux radiofréquences, se heurte à de nombreuses difficultés car les technologies sont utilisées aux limites de leurs possibilités. Les imperfections résultant de la réalisation au niveau circuit des blocs fonctionnels idéaux sont susceptibles de dégrader considérablement les performances. Cet article analyse l'influence de deux imperfections (les termes passe-bas des résonateurs à temps continus et la bande passante du sommateur) et propose des solutions de compensation génériques. A titre d'illustration, la démarche est mise en oeuvre pour la conception d'un modulateur d'ordre 6 prévu pour fonctionner à une fréquence de sur-échantillonnage de 3 GHz, pour une fréquence centrale de 750 MHz et une largeur de bande d'environ 10 MHz. Des résultats obtenus par simulation au niveau transistor en technologie AsGa HEMT 0.2, sont présentés