Analyse et compensation des imperfections des blocs élémentaires d'un convertisseur modulateur sigma-delta à temps continu en technologie AsGa

La conception des modulateurs sigma-delta passe bande à temps continu, dédiés à la conversion analogique-numérique de signaux radiofréquences, se heurte à de nombreuses difficultés car les technologies sont utilisées aux limites de leurs possibilités. Les imperfections résultant de la réalisation au niveau circuit des blocs fonctionnels idéaux sont susceptibles de dégrader considérablement les performances. Cet article analyse l'influence de deux imperfections (les termes passe-bas des résonateurs à temps continus et la bande passante du sommateur) et propose des solutions de compensation génériques. A titre d'illustration, la démarche est mise en oeuvre pour la conception d'un modulateur d'ordre 6 prévu pour fonctionner à une fréquence de sur-échantillonnage de 3 GHz, pour une fréquence centrale de 750 MHz et une largeur de bande d'environ 10 MHz. Des résultats obtenus par simulation au niveau transistor en technologie AsGa HEMT 0.2, sont présentés

From MEMS to NEMS: closed-loop actuation of resonant beams beyond the critical Duffing amplitude

International audienceBecause of its moderate cost in terms of electronics, resonant sensing has become commonplace in the context of MEMS and NEMS devices. It is usual to drive such resonators below the critical open-loop Duffing amplitude, above which the oscillations become unstable. However, when scaling sensors down to NEMS, nonlinearities may occur at very low amplitudes, making oscillations very difficult to detect. This paper describes a very general way to compute the critical amplitude in open-loop operation for beam resonators, before it focuses on closed-loop Duffing-type resonators. The major contribution of this paper is the use of describing function analysis validated by numerical simulations to show that it is possible to obtain stable oscillations with amplitudes much larger than the critical Duffing amplitude. As a practical consequence, the measured currents are significantly increased and the constraints on the sensing electronics can be relaxed

Enseignement de la microélectronique à Supélec : Une nouvelle pédagogie mise en place en 2012

National audienceLa rentrée 2012 a été le cadre d’une réforme de l’enseignement de l’électronique intégrée au seinde la majeure MNE (Micro et Nano Electronique) à Supélec. Les objectifs étaient de proposer une nouvelleforme d’enseignement pratique au moyen d’un projet long, de regrouper un ensemble de cours dans unensemble cohérent, de faire intervenir tous les enseignants de l’équipe auprès des élèves dès la rentrée, etsurtout de proposer un maximum de pratique aux élèves de manière à remotiver les élèves autour d’unediscipline qui n’est pas toujours très à la mode dans le monde numérique actuel. L’évaluation des élèves aaussi été repensée de manière à sortir les élèves d’un cadre scolaire et les mettre dans la peau d’unresponsable de projet au sein de l’industrie. L’introduction de points de passage formels avec remise derapports et présentation orale permet aux élèves de découvrir la réalité de leur métier de futur ingénieur. Leretour des élèves a montré que ce nouvel enseignement a été très apprécié de l’ensemble des élèves

Contribution à la conception d'un modulateur sigma-delta passe-bande à temps continu pour la conversion directe de signaux radiofréquences

The continuous-time bandpass delta-sigma analog-to-digital conversion is an interesting approach for direct conversion of radiofrequencies signals. To go towards fast and reconfigurable conversion systems, the feasibility of a delta-sigma band-pass converter with a tunable central frequency on a limited bandwidth is studied through the design of an integrated circuit in a GaAs P-HEMT technology.The modulator architecture includes a loop filter, which has a parallel structure to ensure the stability as well as the precision of the device, an adder and a comparator. The loop filter is composed of several Q-enhanced Gm-LC resonators. The optimal delay for this architecture (1:25Te, with Te the sampling period) is approximately reached through a latched comparator (1,12 Te). The adjustment of the central frequency is carried out through one tunable capacity on the front-end resonator.The transistor level simulation in the nominal case shows a resolution of 10 bits in a useful bandwidth of 4 MHz, for a central frequency of 750 MHz and a 3 GHz sampling frequency. The central frequency of the modulator can be adjusted at 730 MHz where the resolution reaches 9 bits. Consumption is estimated to be 5,7 W. The layout of the chip occupies 12 mm2.This work presents a design methodology based on multi-level simulations (transistor, functional).This approach makes it possible to isolate the impact from circuit level non-idealities on the general behaviour of the modulator. Solutions are proposed to correct these drawbacks. The circuit sensitivity was also studied in terms of technological dispersions and parasitic elements introduced by the layout.La conversion analogique-numérique sigma-delta passe-bande à temps continu constitue une approche intéressante pour la numérisation directe de signaux radiofréquences. Pour faire un premier pas vers des systèmes de conversion rapides et agiles basés sur cette approche, la faisabilité d'un convertisseur sigma-delta passe-bande à fréquence centrale ajustable sur une bande de fréquence limitée est étudiée au travers de la conception d'un circuit intégré prototype en technologie GaAs P-HEMT 0.2 µm.L'architecture du modulateur sigma-delta comprend un filtre de boucle à structure parallèle, afin d'assurer à la fois la stabilité et la précision du dispositif, un sommateur et un comparateur. Les filtres passe-bande, constitutifs du filtre de boucle, sont du type Gm-LC à résistance négative. Le retard optimal théorique pour cette architecture est de 1,25 Te (Te : période d'échantillonnage) et ce retard est approximativement atteint grâce à un comparateur verrouillable (1,12 Te). Le réglage de la fréquence centrale s'opère par le biais de varicaps dans le résonateur d'entrée. La simulation du circuit au niveau transistor permet d'évaluer une résolution de 10 bits sur une bande de 4 MHz pour une fréquence centrale de 750 MHz et une fréquence de sur-échantillonnage de 3 GHz. La fréquence centrale du modulateur peut être abaissée à 725 MHz où la résolution atteint 9 bits. La consommation est estimée à 5,7 W. Le circuit a été implanté et la surface de la puce s'élève à 12 mm2.Ce travail présente une méthodologie de conception basée sur des simulations multi-niveaux (transistor, fonctionnel). Cette approche permet d'isoler l'impact des non-idéalités de chacun des blocs au niveau circuit sur le fonctionnement général du modulateur. Des solutions sont proposées pour la correction de ces défauts. La robustesse du circuit a aussi fait l'objet d'une étude en termes de dispersions technologiques et d'éléments parasites introduits par l'implantation. Des remèdes sont proposés pour pallier ces problèmes

Central Frequency Tuning Considerations for Gm-C Resonators in GaAs Technology

International audienceThe ability of adjustment of the central frequency of a Gm-C resonator in GaAs technology is discussed. First, it is shown that whatever the technology the wanted quality factor can be reached through an appropriate sizing of the transconductance values, with adding an external feedback capacitor in the transconductance amplifiers. Then, it is demonstrated that the adjustment of the central frequency must be made preferentially by a specifical transconductance. Finally, because in GaAs technologies varying the transconductance values leads to current offsets which could damage the performances, the maximal allowed current offsets are determined. To illustrate these considerations, simulation at transistor level of a proposed structure in GaAs P-HEMT 0.2 ¹m with integrated feedback capacitors is presented and demonstrates a tunable central frequency from 750 to 810 MHz

A testbed for bandwidth characterization of non-Foster metamaterials

International audienceIn the present paper, we present a testbed appropriate for the evaluation of the bandwidth enhancement of effective permeability of a metamaterial when non-Foster circuits are used. The proposed methodology is used for the evaluation of the bandwidth enhancement of a split ring resonator sample when a negative inductor is used

A linear group delay filter with tunable positive slope for analog signal processing

International audienceThis article describes the design of a tunable positive slope linear group delay filter dedicated to analog signal processing applications. The designed filter is composed of eight second-order all-pass cells which have been optimized to obtain a highly linear global group delay characteristic over a specified bandwidth for a specified dispersion. Each of these second-order cell is designed with a dedicated − topology to fit the ideal group delay characteristic with a high efficiency. Based on the sensitivity analysis of the topology the possibility of tuning the group delay slope is highlighted. The design is achieved at transistor level with the ST CMOS 55nm technology and has a maximum bandwidth of 3 GHz, a maximum reachable delay of 4.45 ns, and a group delay swing of 3 ns. The positive slope of the group delay can be tuned in the range from 1.2 ns/GHz up to 1.4 ns/GHz