Применение методов измерения волнового сопротивления, ультразвуковых измерений и электронной микроскопии для анализа работы интегральных микросхем

Представлено описание и характеристики методов теплового, элек трического, адаптерного и зондового контроля, применяемых для анализа функци онирования интегральных микросхем. Актуальность использования ультразвукового анализа обусловлена простотой и дешевизной применения данного метода, а метод электронной микроскопии позволяет получить детальное изображение поверхности интегральной микросхемы с возможным последующим испарением слоев высокоэнергетическими пучками электронов для получения топологии интегральной микросхемы, что является актуальным вопросом для обеспечения аппаратной защиты информации

Применение методов деструктивного тестирования, рентгеновского и логического анализа для анализа работы интегральных микросхем

Представлены характеристики и описание методов обнаружения аппаратных закладок на основе методов деструктивного тестирования, оптических методов контроля, рентгеновского и логического анализа цепей интегральных микросхем. Акт уальность исследования рентгеновских методов анализа заключается в том, что данные методы являются базовыми и наиболее распространенными при проверке печатных плат на наличие сторонних включений. Акт уальность применения метода логического анализа заключается в том, что он теоретически позволяет получить все множество значений сигналов, получаемых при работе интегральной микросхемы, что может быть использовано для аппаратной защиты информаци

Protecting against Cryptographic Trojans in FPGAs

International audienceIn contrast to ASICs, hardware Trojans can potentially be injected into FPGA designs post-manufacturing by bit-stream alteration. Hardware Trojans which target cryptographic primitives are particularly interesting for an adversary because a weakened primitive can lead to a complete loss of system security. One problem an attacker has to overcome is the identification of cryptographic primitives in a large bitstream with unknown semantics. As the first contribution, we demonstrate that AES can be algorithmically identified in a look-up table-level design for a variety of implementation styles. Our graph-based approach considers AES implementations which are created using several synthesis and technology mapping options. As the second contribution , we present and discuss the drawbacks of a dynamic obfuscation countermeasure which allows for the configuration of certain crucial parts of a cryptographic primitive after the algorithm has been loaded into the FPGA. As a result, reverse-engineering and modifying a primitive in the bitstream is more challenging