Modellierung und Export von Multicore-Eigenschaften für Simulationen während der Steuergeräteentwicklung für Fahrzeuge

Derzeit führen die sehr hohen Anforderungen in nahezu allen Bereichen des Fahrzeugs zu einer immer komplexer werdenden Steuergerätearchitektur. Dies betrifft unter anderem sowohl sicherheitskritische wie auch Fahrerassistenz- und Komfortsysteme. Dies führt zu einer stetig steigenden Anzahl der Funktionalitäten, die auf einem Steuergerät ausgeführt werden müssen. Damit steigt der Bedarf an Rechenleistung der dafür eingesetzten elektronischen Steuereinheiten. Um diese Anforderungen zu bewältigen, werden bei der Entwicklung sicherheitskritischer, echtzeitfähiger, eingebetteter Systeme immer häufiger Steuergeräte mit Prozessoren mit mehreren Kernen eingesetzt. Bei diesem Ansatz entstehen notwendigerweise Echtzeitanforderungen, die im Idealfall bereits in der frühen Entwicklungsphase berücksichtigt werden sollten. Die Erfüllung dieser Anforderungen werden oft erst spät während des Entwicklungsprozesses überprüft. Um Systeme mit Mehrkern-Steuergeräten modellieren zu können und deren Echtzeitanforderungen beschreiben zu können wurden in dieser Arbeit entscheidende Parameter identifiziert. Dabei wurden Lösungsansätze bereits realisierter Architektur-Entscheidungen berücksichtigt, die in der Lage sind, das Echtzeitverhalten einer E/E-Architektur zu simulieren. Mit Hilfe eines Modellierungswerkzeugs wurden die identifizierten Multicore-Parameter modelliert und in einer standardisierten Form bereitgestellt. Dadurch wurde eine Simulation sowie eine frühzeitige Verifikation der Echtzeitanforderungen ermöglicht. Somit wurde eine mögliche Werkzeugkette entworfen, prototypisch implementiert und anschließend evaluiert. Die Evaluation wurde auf Basis eines Fallbeispiels durchgeführt, welches unter Berücksichtigung anhand der zuvor identifizierten Multicore-Parameter erstellt wurde. Außerdem wurden mögliche Optimierungsansätze für die Integration und Interoperabilität der Werkzeuge herausgearbeitet

Software development of reconfigurable real-time systems : from specification to implementation

This thesis deals with reconfigurable real-time systems solving real-time tasks scheduling problems in a mono-core and multi-core architectures. The main focus in this thesis is on providing guidelines, methods, and tools for the synthesis of feasible reconfigurable real-time systems in a mono-processor and multi-processor architectures. The development of these systems faces various challenges particularly in terms of stability, energy consumption, response and blocking time. To address this problem, we propose in this work a new strategy of i) placement and scheduling of tasks to execute real-time applications on mono-core and multi-core architectures, ii) optimization step based on Mixed integer linear programming (MILP), and iii) guidance tool that assists designers to implement a feasible multi-core reconfigurable real-time from specification level to implementation level. We apply and simulate the contribution to a case study, and compare the proposed results with related works in order to show the originality of this methodology.Echtzeitsysteme laufen unter harten Bedingungen an ihre Ausführungszeit. Die Einhaltung der Echtzeit-Bedingungen bestimmt die Zuverlässigkeit und Genauigkeit dieser Systeme. Neben den Echtzeit-Bedingungen müssen rekonfigurierbare Echtzeitsysteme zusätzliche Rekonfigurations-Bedingungen erfüllen. Diese Arbeit beschäftigt sich mit rekonfigurierbaren Echtzeitsystemen in Mono- und Multicore-Architekturen. An die Entwicklung dieser Systeme sind verschiedene Anforderungen gestellt. Insbesondere muss die Rekonfigurierbarkeit beachtet werden. Dabei sind aber Echtzeit-Bedingungen und Ressourcenbeschränkungen weiterhin zu beachten. Darüber hinaus werden die Kosten für die Entwicklung dieser Systeme insbesondere durch falsche Designentscheidungen in den frühen Phasen der Entwicklung stark beeinträchtigt. Das Hauptziel in dieser Arbeit liegt deshalb auf der Bereitstellung von Handlungsempfehlungen, Methoden und Werkzeugen für die zielgerichtete Entwicklung von realisierbaren rekonfigurierbaren Echtzeitsystemen in Mono- und Multicore-Architekturen. Um diese Herausforderungen zu adressieren wird eine neue Strategie vorgeschlagen, die 1) die Funktionsallokation, 2) die Platzierung und das Scheduling von Tasks, 3) einen Optimierungsschritt auf der Basis von Mixed Integer Linear Programming (MILP) und 4) eine entscheidungsunterstützende Lösung umfasst, die den Designern hilft, eine realisierbare rekonfigurierbare Echtzeitlösung von der Spezifikationsebene bis zur Implementierungsebene zu entwickeln. Die vorgeschlagene Methodik wird auf eine Fallstudie angewendet und mit verwandten Arbeiten vergliche

ZIH-Info

- Neue Betriebsstatusanzeige - Zugriff auf Hochleistungsrechner über grafische Oberfläche - Parallele Matlab-Berechnungen mit Star-P - ZIH an neuem Forschungsprojekt ParMA beteiligt - Virtuelles Institut für High-Productivity Supercomputing - Uni-Tag am 21. April 2007 - Ablösung des HBFG-Verfahrens - Veranstaltungen und Termin

Parallel Support Vector Machines

The Support Vector Machine (SVM) is a supervised algorithm for the solution of classification and regression problems. SVMs have gained widespread use in recent years because of successful applications like character recognition and the profound theoretical underpinnings concerning generalization performance. Yet, one of the remaining drawbacks of the SVM algorithm is its high computational demands during the training and testing phase. This article describes how to efficiently parallelize SVM training in order to cut down execution times. The parallelization technique employed is based on a decomposition approach, where the inner quadratic program (QP) is solved using Sequential Minimal Optimization (SMO). Thus all types of SVM formulations can be solved in parallel, including C-SVC and nu-SVC for classification as well as epsilon-SVR and nu-SVR for regression. Practical results show, that on most problems linear or even superlinear speedups can be attained

Energieeffiziente Ausführung von qualitätsbewussten Algorithmen für Mobile Simulationen

Der Energieverbrauch mobiler Geräte ist ein wichtiger Aspekt des modernen technologischen Alltags, da Mobilgeräte nur begrenzte Energie zur Verfügung haben, jedoch häufig im Dauereinsatz sind und dabei auf Abruf anspruchsvolle Berechnungen durchführen. Ein möglicher Ansatz für bessere Energieeffizienz ist hierbei der Einsatz qualitätsbewusster Algorithmen, um den Ressourcenverbrauch unter Verringerung der Qualität in einem akzeptablen Bereich zu halten. Die vorliegende Arbeit befasst sich damit, wie numerische Berechnungen in einer qualitätsbewussten Implementierung derart ausgeführt werden können, sodass sie eine dynamische, zur Zeit der Berechnung bekannte Energieschranke einhalten und die Qualität dabei anpassen. Zunächst werden qualitätsbewusste Algorithmen und deren wichtigste Eigenschaften als Grundlage erörtert. Verwandte Arbeiten, welche sich ähnlicher Problemstellungen annehmen, werden thematisiert und von der vorliegenden Arbeit abgegrenzt. Anhand einer Voruntersuchung zu Simulationsberechnungen wird festgestellt, dass bei einfachen Berechnungen ohne weitere Schnittstellen in guter Näherung ein proportionaler Zusammenhang zwischen Laufzeit und Energieverbrauch besteht. Als Konsequenz wird ein Verfahren vorgeschlagen, das sich diesen Zusammenhang zunutze macht und mit nur wenigen Energiemessungen die Berechnung eines akkuraten Energiemodells erlaubt, das einfache Vorhersagen über den Energieverbrauch bestimmter Ausführungen ermöglicht. Auf Grundlage des initialen Modells wird anschließend ein erweitertes, auf Energiezuständen basierendes Modell erarbeitet, das für mehrstufige Berechnungen verschiedener Art eingesetzt werden kann. Die Evaluation des initialen Modells ergab abhängig von der Parameterwahl im relevanten Bereich mittlerer bis hoher Qualität Abweichungen zwischen 0% und 20%, teilweise bedingt durch die Implementierung der Messungen. Das erweiterte Modell wurde einzeln sowie im Vergleich mit dem initialen Modell evaluiert und ergab akkurate Ergebnisse mit durchschnittlicher Abweichung von 4,1% und Einzelabweichungen zwischen 0% und 12%. Der Vorteil des erweiterten Modells gegenüber dem initialen konnte identifiziert und begründet werden. Abschließend werden mögliche Ansätze für zukünftige Forschungsarbeiten beschrieben, für welche die erarbeiteten Modelle verwendet und erweitert werden können

Beschleunigung ausgewählter paralleler Standard Template Library Algorithmen

A diploma thesis presenting a hardware-oriented parallelization of the C++ Standard Template Library. Strategies like thread pooling and thread affinity are used to enable speedups already for small input sizes and to best exploit the underlying hardware. Comparisons with existing approaches are used for evaluations

Fraktale Planetengenerierung

Wie die Diplomarbeit gezeigt hat, lassen sich zwar ganze Planeten ohne größere Verzerrungen mit Hilfe fraktaler Methoden modellieren. Allerdings stößt die Darstellungsqualität an ihre Grenzen, da sich gängige Level-of-Detail-Algorithmen, wie ROAM bzw. Röttger, nicht einfach an die durch das Surface-Refinement gegebenen Bedingungen anpassen. Insbesondere die Triangulierung durch gleichseitige Dreiecke hat sich als problematisch erwiesen. Ohne diese LOD-Techniken kann aber nur eine relativ geringe Auflösung berechnet werden. Der vorgestellte Level-of-Detail-Algorithmus stellt zwar keinen Ersatz für die obengenannten Verfahren dar. Er bietet aber eine sehr gute Grundlage, denn er schränkt einfach und dadurch sehr schnell den Bereich ein, in dem sich der Betrachter bzw. die virtuelle Kamera befindet. Dies ist vorallem auch deshalb wichtig, weil die bisher entwickelten LOD-Algorithmen nur mit vergleichsweise kleinen Flächen wirklich effizient funktionieren. Eine Kombination aus dem in der Diplomarbeit entwickelten Verfahren und einem ROAM/Röttger-ähnlichen Algorithmus würde deren jeweiligen Schwächen beheben. Die eigentliche Modellierung der Landschaft bzw. der Gebirgszüge lässt sich dagegen problemlos auch auf sphärische Körper übertragen, zumindest wenn man dafür den Plasma-Algorithmus verwendet

Durchgängige Timing-Bewertung von Vernetzungsarchitekturen und Gateway-Systemen im Kraftfahrzeug

Die steigende Anzahl von Elektrik-/Elektronik-Systemen im Automobil und damit verbunden das zunehmende Kommunikationsaufkommen stellen immer höhere Anforderungen an den Entwicklungsprozess. Aufgrund der wachsenden Anzahl an vernetzten Funktionen spielt die Betrachtung des Timing-Verhaltens der Systeme eine zentrale Rolle. Die Arbeit beschreibt eine Methodik, welche eine durchgängige Bewertung von Vernetzungsarchitekturen und Gateway-Systemen hinsichtlich deren Timing-Verhaltens ermöglicht

Neue Implementierungsmethoden für eingebettete geberlose Motor-Controller basierend auf dem Einsatz von Multi-Core-Mikrocontrollern

Diese Arbeit behandelt den Einsatz von Multi-Core-Mikrocontrollern in softwarebasierten Motor-Controllern zur geberlosen Stromregelung von PMSM. Hierbei werden die Steigerung der Motor-Controller-Performance durch Parallelisierung und die Auswirkungen von Cross-Core-Interferenzen auf das zeitliche Verhalten von Motor-Controllern fokussiert. Es wird eine Generalisierung von geberlosen Stromregelungen durchgeführt, um die allgemeine Parallelisierbarkeit dieser Anwendungen zu beschreiben. Hierauf aufbauend wird gezeigt, unter welchen Rahmenbedingungen eine effektive Steigerung der Regelfrequenz durch Parallelisierung realisierbar ist. Durch die Konsolidierung dedizierter Motor-Controller in ein Multi-Core-System kann Hardware eingespart und dadurch der Energiebedarf um bis zu 50 % gesenkt werden. Eine solche Konsolidierung verursacht regelmäßig Cross-Core-Interferenzen. Um diesem Problem entgegenzuwirken, wird ein Verfahren vorgestellt, das die negativen Einflüsse dieser Seiteneffekte auf die Laufzeiten der Motor-Controller analysiert und quantifiziert. Hierauf aufbauend werden Strategien zur Reduktion der Interferenzen beschrieben und evaluiert. Durch die erzielten Ergebnisse werden Multi-Core-Mikrocontroller als Basis neuer Implementierungsmethoden für Motor-Controller erschlossen. Sie erweitern deren Design- und Implementierungsprozesse, um hier Multi-Core-Mikrocontroller durch Parallelisierung und Konsolidierung effektiv und effizient einzusetzen.This thesis addresses the use of multi-core microcontrollers in software-based motor controllers for the position sensorless control of PMSM. The focus is on increasing the motor controller performance through parallelization and on the effects of cross-core interferences on the temporal behaviour of motor controllers. A generalization of position sensorless current controls is carried out in order to describe the general possibilities to parallelize these applications. Building on this, it is shown under which conditions an effective increase in the control frequency can be achieved through parallelization. By consolidating dedicated motor controllers into one multi-core system, hardware can be saved to reduce energy costs by up to 50 %. Such consolidation causes cross-core interference on a regular basis. To address this problem, a procedure is presented that analyses and quantifies the negative influences of these side effects on the runtimes of the motor controllers. Based on this, strategies for reducing interference are described and evaluated. The results of this work open up multi-core microcontrollers as a base for new implementation methods for motor controllers. They expand the design and implementation processes of motor controllers in order to use multi-core microcontrollers effectively and efficiently through parallelization and consolidation