Control millorat i de baix cost d'un motor Brushless mitjançant un processador digital de senyal (DSP)

Els sistemes industrials actuals busquen les millors prestacions amb els menors costos i obtenir respostes temporals més ràpides del sistema. Per altra banda, es necessita optimitzar el control, per millorar la competitivitat. L’evolució tecnològica porta a un nivell d’automatització molt important. Per aconseguir aquest grau d’automatització es necessita tenir sistemes de control que responguin als requeriments del procés. Tot això condiciona a tenir convertidors de freqüència que actuïn sobre els motors per aconseguir la resposta desitjada. En aquest projecte es disposa d’un convertidor de freqüència amb un control analògic. Tenint en compte que es vol augmentar les prestacions d’aquest sistema, el rendiment i la velocitat de resposta, és necessari dissenyar i implementar un control digital per controlar aquest convertidor. El control digital suposarà eliminar els potenciòmetres d’ajust, les possibles derives analògiques degudes a temperatura, i afegir la capacitat de comunicació digital i una posterior adaptació per aplicacions concretes. S’ha dissenyat i muntat el control d’un motor brushless sinusoïdal amb un processador digital de senyals (DSP), adaptant el seu control al convertidor comercial del que es disposa. S’aprofita la potència de càlcul i el gran nombre de perifèrics que integren aquest tipus de processadors per a controlar motors. Es realitzarà un control de parell que serà la base del llaç de velocitat i de posició del motor. Un dels objectius és reduir el cost de la placa, disminuint hardware i augmentant la complexitat del software, de tal manera que aquest sigui capaç de realitzar els càlculs equivalents i buscant un augment de les prestacions. El control que s’ha dissenyat serveix com a base per a algoritmes superiors que també es puguin integrar en el DSP. Per això, s’utilitza un algoritme de gran complexitat com és el resolver-to-digital, implementat íntegrament en el DSP

Disseny i Construccio d'una Placa de Control d'Altes Prestacions Basada en DSP per Aplicacions d'Electronica de Potencia amb una Etapa d'Adquisici o A/D de 24 Bits

El control digital de convertidors de potencia mitjancant DSP (Digital Signal Processor),s'esta tornant cada cop mes comu en la industria a causa del baix cost i alt rendiment que presenten, amb periferics especifics, integrats i millorats per al control d'equips electronics de potencia. El control digital basat en DSP, permet l'execucio d'una varietat amplia de controls, el disseny estandard de control del Hardware per a multiples plataformes i la flexibilitat de modicacions de disseny rapida, per satisfer les necessitats especifiques de cada client. Durant els 10 anys d'existencia del CITCEA-UPC, han sigut nombroses les tipologies de convertidors de potencia que s'han dissenyat aplicant control digital. Convertidors DC/DC, AC/DC, DC/AC i AC/AC d'un, dos i 4 quadrants, amb un marge de potencies compreses entre els 100 VAs i els 500 kVAs dissenyant-se conjuntament amb un control especial per a cada aplicacio. Es per aixo que neix aquest projecte, per realitzar el disseny d'una plataforma de control estandaritzada basada en DSP, per tal de poder-la utilitzar en el control de qualsevol convertidor de potencia. Aquesta placa de control ha intentat reunir totes les necessitats que han aparegut durant aquests anys en el CITCEA-UPC i ampliar-les per poder introduir-se en el control de fonts d'alta precisio. Paral.lelament a aquesta realitat apareixen tambe les necessitats de Cinergia, un Spin-O de CITCEA-UPC, el qual demana, a part del requeriments de CITCEA-UPC, uns altres orientats cap a la part de verificacio i posta en marxa del equips, juntament amb requeriments de manteniment, reparacio i seguiment dels mateixos, on el cost i el proces d'industrialitzacio, aqui si que son un factor molt important. El resultat d'aquestes necessitats es aquest projecte: una placa de control autonoma multifuncional basada en DSP per al control de convertidors de potencia amb una etapa d'adquisicio analogica - digital de 24 bits per aplicacions d'alta resolucio

Automatització mitjançant VUNIT de la verificació de microprocessadors RISC-V descrits en HDL.

[ES] El presente TFG busca desarrollar un banco de pruebas mediante un entorno o gestor Python denominado VUNIT que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de instrucciones determinado Tanto en soluciones ¿single cycle¿ como segmentadas. RISCV es una arquitectura de conjunto de instrucciones (ISA) abierta desarrollada inicialmente en la Universidad de California, Berckley. Esta arquitectura es fácilmente adaptable a distintas aplicaciones. Al ser una ISA abierta y adaptable, en los últimos años ha adquirido mucha importancia dando lugar a múltiples microprocesadores que la implementan. VUnit es un entorno de prueba unitario de código abierto para VHDL / SystemVerilog publicado bajo los términos de la licencia pública de Mozilla, v. 2.0. Cuenta con la funcionalidad necesaria para realizar pruebas continuas y automatizadas de su código HDL. VUnit no reemplaza, sino que complementa las metodologías de prueba tradicionales al admitir un enfoque de "prueba temprana y frecuente" a través de la automatización. La metodología tradicional que pretendemos complementar es la Semi-Formal Verification - Assertion Por tanto, el objetivo principal del presente TFG es desarrollar un banco de pruebas versátil y autónomo, haciendo uso de VUNIT, para verificar implementaciones sencillas de microprocesadores RISCV. Este banco de pruebas será configurable indicándole que subconjunto de instrucciones se desea verificar. Como salida deberá generar un informe indicando los resultados de la validación. En la asignatura de Integración de Sistemas Digitales del Grado de Ingeniería de Tecnologías y Servicios de Telecomunicación los alumnos desarrollan distintas implementaciones hardware de RISCV. Estos sistemas desarrollados serán usados como diseños a verificar por el banco de pruebas. Estos diseños de referencia ayudarán al desarrollo y validación del banco de pruebas. Así pues, el presente trabajo tendrá como segundo objetivo desarrollar un sistema de validación de RISCV que podrá ser usado en la asignatura permitiendo tanto a los alumnos como a los docentes verificar sus implementaciones RISCV.Sánchez Alfaro, M. (2022). Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL. Universitat Politècnica de València. http://hdl.handle.net/10251/18790

Disseny d un banc de proves per a automatitzar la verificació de microprocessadors RISC-V descrits en HDL mitjançant l ús de metodologia UVM

[ES] El presente TFG busca desarrollar un banco de pruebas mediante la metodología UVM que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de instrucciones determinado. RISCV es una arquitectura de conjunto de instrucciones (ISA) abierta desarrollada inicialmente en la Universidad de California, Berckley. Esta arquitectura es fácilmente adaptable a distintas aplicaciones. Al ser una ISA abierta y adaptable, en los últimos años ha adquirido mucha importancia dando lugar a múltiples microprocesadores que la implementan. UVM (Universal Verification Methodology) es una metodología estándar para la verificación de circuitos integrados digitales. Esta metodología está basada en el uso en una librería desarrollada sobre SystemVerliog que contiene diferentes clases que permiten automatizar el proceso de verificación e incrementar el reusó de gran parte de los bancos de pruebas. Por tanto, el objetivo principal del presente TFG es desarrollar un banco de pruebas versátil y autónomo, haciendo uso de UVM, para verificar implementaciones sencillas de microprocesadores RISCV. Este banco de pruebas será configurable indicándole que subconjunto de instrucciones se desea verificar. Como salida deberá generar un informe indicando los resultados de la validación. En la asignatura de Integración de Sistemas Digitales del Grado de Ingeniería de Tecnologías y Servicios de Telecomunicación los alumnos desarrollan distintas implementaciones hardware de RISCV. Estos sistemas desarrollados serán usados como diseños a verificar por el banco de pruebas. Estos diseños de referencia ayudarán al desarrollo y validación del banco de pruebas. Así pues, el presente trabajo tendrá como segundo objetivo desarrollar un sistema de validación de RISC-V que podrá ser usado en la asignatura permitiendo tanto a los alumnos como a los docentes verificar sus implementaciones RISC-V.Barrera Comeche, V. (2022). Diseño de un banco de pruebas para automatizar la verificación de microprocesadores RISC-V descritos en HDL mediante uso de metodología UVM. Universitat Politècnica de València. http://hdl.handle.net/10251/18787