

Projecte de Fi de Carrera
Enginyer Industrial

**Control millorat i de baix cost d'un motor
Brushless mitjançant un processador digital de
senyal (DSP)**

ANNEX A: Els IGBTs
ANNEX B: SVPWM
ANNEX C: EI DSP
ANNEX D: Valoració econòmica
ANNEX E: Esquemes elèctrics
ANNEX F: Estudi d'impacte ambiental
ANNEX G: Documentació digital

Autor: Maria Misericòrdia Ferrater Simón
Director: Joan Bergas i Jané
Antoni Sudrià i Andreu
Convocatòria: Desembre 2005 (pla 94)



Escola Tècnica Superior
d'Enginyeria Industrial de Barcelona



Sumari Annex

SUMARI ANNEX	1
A. ELS IGBT	3
A.1. Característica estàtica.....	5
A.2. Característica dinàmica	7
B. SVPWM	9
B.1. Introducció.....	9
B.2. El mètode.....	9
B.3. Límit en l'SVPWM.....	13
B.4. Implementació del SVPWM.....	14
C. EL DSP	19
C.1. Microcontroladors i DSP	19
C.2. DSP TMS320F2403A.....	21
C.2.1. Introducció	21
C.2.2. Arquitectura	22
C.2.3. La memòria	23
C.2.4. La CPU.....	23
C.2.5. Perifèrics	24
C.2.6. Instruccions	25
C.3. Treball amb coma fixa	25
C.3.1. El formulari binari amb coma fixa	26
C.3.2. Operacions amb coma fixa	28
C.3.3. Efectes de la longitud de paraules finites.....	29
D. VALORACIÓ ECONÒMICA	31
D.1. Cost del prototip	31
D.1.1. Convertidor Comercial	31
D.1.2. Placa de control.....	31
D.1.3. Placa auxiliar i d'adaptació dels senyals.....	32
D.1.4. Cost total del prototip	32
D.2. Cost d'investigació i desenvolupament.....	32
D.2.1. Costos de suport informàtic.....	32



D.2.2.	Costos de personal	33
D.2.3.	Costos totals de desenvolupament i disseny	33
D.3.	Cost total del projecte.....	33
E.	ESQUEMES ELÈCTRICS	35
E.1.	Placa de control	35
E.2.	Placa auxiliar	43
E.3.	Convertidor comercial.....	44
F.	ESTUDI D'IMPACTE AMBIENTAL	45
F.1.	Materials utilitzats	45
F.2.	Energia requerida	47
F.2.1.	Desenvolupament i programació.....	47
F.2.2.	Funcionament del sistema	47
F.3.	Reciclatge	48
G.	DOCUMENTACIÓ DIGITAL	49




A. Els IGBT

IGBT és l'acrònim de Transistor Bipolar de Porta Aïllada. Incorpora les millors característiques dels diferents semiconductors existents integrant en una sola estructura monolítica la tecnologia MOSFET i la bipolar.

L'IGBT conjuga els avantatges del transistor bipolar en poder de bloqueig d'altres tensions i la baixa resistència de conducció que presenta, amb els del MOSFET en quant a freqüència de treball i el fàcil control en tensió de la porta. La tecnologia utilitzada per desenvolupar aquest semiconductor fan que apareguin una sèrie de desavantatges: la presència d'un tiristor paràsit que en determinades ocasions es pot enclavar provocant un curtcircuit. La presència de la part bipolar provoca una commutació d'obertura semblant a la del GTO, amb una corrent de cua que eleva les pèrdues de commutació i limita la freqüència màxima de funcionament.

L'IGBT té tres terminals: el col·lector pel qual entra el corrent, l'emissor per on sortirà el corrent i la porta que és on arribarà el senyal de control.

Els IGBTs es fabriquen amb la mateixa tecnologia que els circuits integrats, posant en paral·lel mil·lers de cel·les elementals cadascuna amb un transistor PNP controlat per un MOSFET. L'esquema equivalent es pot mostrar a continuació:



Es pot veure que amb aquesta configuració el bipolar suporta tota la tensió i es pot posar un MOSFET de baixa tensió amb una baixa resistència en conducció.

El control es fa a través del MOSFET que alimenta la base del transistor bipolar aportant ràpidament la corrent necessària perquè el darrer tanqui. El corrent de potència circula pel bipolar que presenta una baixa caiguda de tensió en saturació. A més, com que el PNP està dissenyat per suportar altes tensions el seu guany en corrent serà molt petit i, en conseqüència, el corrent que circula pel MOSFET serà comparable al del bipolar.



El bloqueig es fa retirant la tensió de control de la porta: el MOSFET es bloqueja ràpidament en contra del bipolar, que al ser més lent li queda la base a l'aire dificultant el bloqueig d'aquest darrer que s'ha de fer per la recombinació dels portadors minoritaris de la unió, i allargant per tant la duració de l'obertura.

Com que la base del PNP no és accessible exteriorment l'evacuació dels portadors minoritaris no es pot accelerar amb l'ajut del circuit de control de porta com es fa normalment amb els bipolars. Al fer-se la recombinació dels portadors minoritaris amb el corrent que va cap a l'emissor apareix la corrent de cua que caracteritza els IGBTs i que, a l'incrementar la freqüència de treball, incrementaran les pèrdues per commutació limitant doncs la freqüència màxima.

Si s'intenta disminuir el corrent de cua per disminuir les pèrdues de commutació es produeix un augment de la caiguda de tensió en conducció augmentant per tant, les pèrdues en aquesta fase. Per aquest motiu la majoria de fabricants ofereixen dues famílies d'IGBTs: els ràpids, amb un temps d'obertura més curt i petites corrents de cua per aplicacions de molt alta freqüència, i els d'alt rendiment, amb baixes pèrdues en conducció per treballar a freqüències inferiors.

Durant el bloqueig la base del PNP està a l'aire però activada pels portadors minoritaris fins que aquests es recombinin. En aquestes circumstàncies les fortes variacions de tensió provocades per la ràpida obertura del dispositiu i les inductàncies paràsites de la càrrega, generen corrents capacitives que poden reenclavar l'IGBT. Per evitar aquest reenclavament del transistor bipolar intern s'acostuma a polaritzar negativament la porta durant l'obertura.

La secció transversal de la pastilla de silici d'un IGBT és com la d'un MOSFET a la que se li ha afegit un substrat P^+ convertint-la en un dispositiu de quatre capes. Aquesta estructura presenta un tiristor paràsit format per dos transistors bipolars: un NPN i un PNP. L'activació del transistor NPN comporta el dispar de la configuració tiristor que no pot ser controlada per la porta, portant a la destrucció tèrmica de l'IGBT.

Per evitar aquest dispar intempestiu es desabilitza el transistor paràsit NPN reduïnt-ne el guany i curtcircuitant la seva unió base-emissor amb una resistència. De totes maneres l'IGBT




queda limitat en corrent, ja que el tiristor paràsit es pot cebar quan el corrent es faci superior al seu llindar d'enclavament.

També és necessari limitar les variacions brusques de la tensió (dV/dt) en borns de l'IGBT perquè, igual com amb els tiristors normals, l'estructura paràsit es pot enclavar per les corrents capacitives que es produeixen entre les diferents capes del dispositiu.

A.1. Característica estàtica

L'IGBT suporta una tensió inversa d'uns pocs volts i no existeix en la seva estructura el díode paràsit en antiparal·lel del MOSFET. La seva característica estàtica ideal és doncs la d'un interruptor en dos semieixos: bloqueja únicament tensions directes i condueix corrent en sentit directe.



Com que en la majoria d'aplicacions on s'usen IGBTs és necessari el pas de corrent en sentit invers, els fabricants venen els IGBTs en mòduls que porten integrat un díode en antiparal·lel. Al ser aquest díode un afegit, el fabricant pot triar les característiques d'aquest per ser les més apropiades per l'aplicació.

La característica estàtica real de l'IGBT presenta una tensió llindar d'uns 0.7V per mantenir-lo en conducció, semblant a la d'un díode



ja que correspon a la caiguda a la unió PN de la base de l'emissor del transistor bipolar intern. L'altra component té una característica resistiva corresponent a la caiguda al MOSFET de baixa tensió de control de la porta.

La caiguda de tensió en conducció és independent de la tensió màxima que pot bloquejar, i és, en canvi, fortament dependent dels temps de commutació. En els IGBTs d'alt rendiment aquesta caiguda de tensió és d'uns 3V, mentre que en els ràpids augmenta fins als 4 o 5V.

Com que l'IGBT és la combinació d'una unió amb un coeficient de temperatura negatiu i d'una zona resistiva amb un coeficient positiu, la relació entre la caiguda de tensió en conducció amb la temperatura depèn del corrent que circuli. El coeficient de temperatura passa d'un valor negatiu preponderant del transistor bipolar a un valor positiu preponderant del MOSFET si la densitat de corrent augmenta. Aquest coeficient positiu degut al MOSFET és el que permetrà en muntatge en paral·lel de varis IGBTs.

En aplicar una tensió positiva al terminal de porta l'IGBT es tanca i el corrent circula entre el col·lector i l'emissor. El corrent en sentit invers no és possible i es fa a través del díode en antiparal·lel que s'afegeix.

Amb un corrent constant al col·lector la tensió col·lector-emissor V_{CE} disminueix si s'augmenta la tensió de porta V_{GE} fins que V_{CE} arriba al seu valor de saturació mínim. Aquest valor multiplicat pel de la corrent al col·lector donarà les mínimes pèrdues possibles en conducció de l'IGBT.



A.2. Característica dinàmica

Els temps de commutació d'un IGBT estan relacionats amb la tensió de porta V_{GE} juntament amb les capacitats internes i les inductàncies paràsites del propi dispositiu, així com de la resistència interna de la font de tensió de control. És desitjable una petita impedància interna d'aquesta font per carregar i descarregar les capacitats ràpidament i reduir els transitoris causats per la inductància del circuit de la porta.

Un temps de tancament molt petit provoca un pic molt alt al díode en antiparal·lel que apareix en l'IGBT com un pic addicional en el corrent del col·lector. Un temps de bloqueig molt ràpid provoca també un pic de tensió provocat per les inductàncies paràsites. Caldrà doncs un compromís de velocitat per escollir la resistència de la porta.

En qualsevol cas és importantíssim disminuir al màxim les inductàncies paràsites a la porta, ja que combinat amb les capacitats paràsites internes de l'IGBT pot provocar oscil·lacions en la tensió d'aquesta. Per la mateixa raó la connexió de l'emissor per establir la tensió de control ha d'estar separada de la de l'emissor principal, per on passarà el corrent.

Perquè l'IGBT es posi en conducció, s'aplica una tensió positiva a la porta V_{GE} que, a causa de la resistència interna de la font de tensió i la capacitat interna entre la porta i l'emissor, puja lentament. Quan aquesta tensió supera el valor llindar el corrent pel col·lector comença a pujar. El temps que passa entre que V_{GE} arriba al 10% del seu valor final fins que el corrent arriba també al 10% del seu valor final s'anomena temps de retràs ($t_{d(on)}$).

El temps de pujada (t_r) es defineix com el temps que triga el corrent en passar d'un 10% al 90% del seu valor final. En aquest interval és on es produeixen la major part de les pèrdues per tancament i cal minimitzar-lo ajustant la resistència de la porta.



El temps de tancament és la suma dels temps de retràs i el de pujada. El pic de corrent que és degut, com ja s'ha dit anteriorment, al pic de recuperació inversa del díode. També s'haurà de tenir en compte aquest pic al calcular les pèrdues de commutació.

Per obrir l'interruptor s'aplica una tensió negativa a la porta per evitar petits tancaments de l'IGBT provocats pels corrents capacitius a conseqüència de les capacitats paràsites internes durant l'obertura.

Apareix un temps de retràs ($t_{d(off)}$) des de l'instant que la tensió de porta baixa per sota el 90% del valor inicial fins que el corrent de col·lector baixa en un 90% també del valor inicial. El temps de baixada (t_f) és el que triga en baixar el corrent desde el 90% al 10% del valor inicial.

El temps d'obertura (t_{off}) és la suma d'aquests dos temps.

El valor i el temps de la cua de corrent són propis de cada IGBT, però també depenen de les condicions de treball.

Per disminuir les pèrdues durant l'obertura és desitjable una pendent de baixada pronunciada, però aquesta ràpida disminució provocarà un pic de tensió entre col·lector i emissor provocat per les inductàncies paràsites del circuit principal.

Per minimitzar aquest pic s'han posat condensadors de polsos de molt baixa inductància interna entre col·lector i emissor, procurant una distribució totalment simètrica i el més propers a l'IGBT possible. A més s'han connectat els condensadors amb pletina plana de coure per evitar la inductància paràsita dels cables.

Finalment, els temps d'obertura i tancament de l'IGBT s'han de tenir en compte alhora de posar els temps morts del PWM ja que si s'actua alhora sobre dos IGBTs d'una mateixa branca, com que el temps de tancament és menor que el d'obertura es produiria un curtcircuit.



B. SVPWM

B.1. Introducció

Per tal d'aconseguir sintetitzar tensions trifàsiques amb un convertidor el primer mètode emprat va ser el conegut PWM (*Pulse Width Modulation*), que en les seves primeres versions analògiques consistia en la comparació de la senyal a obtenir amb una senyal triangular de freqüència igual a la freqüència màxima de commutació dels interruptors de potència de l'ondulador. Posteriorment amb l'aparició del control digital realitzat a través de microcontroladors o DSP's es va començar a usar la versió discreta del PWM, l'anomenat SPWM (*Scalar PWM*).

Més recentment i amb la proliferació de diferents mètodes de control de parell i velocitat del motor d'inducció, la majoria dels quals operaven amb els fasors espacials, la versió vectorial del SPWM, conegut com a SVPWM (*Space Vector PWM*) va adquirir una major difusió fins a arribar a avui en dia que és el mètode més usat per a la regulació dels ondulators de tensió.

B.2. El mètode

Ja s'ha comentat que, segons l'estructura de convertidor fixada en capítols anteriors, disposem de 6 interruptors estàtics (IGBT) que poden estar oberts o tancats seguint unes normes:

- ❖ No poden estar els dos interruptors tancats a l'hora ja que es produiria un curtcircuit.
- ❖ No poden estar els dos interruptors oberts al mateix temps ja que no tindríem definida la tensió a la fase n.

Cada possible estat del convertidor pot ser definit per un vector, anomenat Vector de Tensió de l'ondulador, on es defineix amb un 1 o un 0 l'estat de les 3 branques. Si es defineix una branca com un 1 farà referència a que l'interruptor superior de la branca estigui tancat (conduïxi) mentre que l'inferior estigui obert (no conduïxi).

Així doncs, en el convertidor tindrem 2^3 possibles estats definits per els 8 Vectors de Tensió:



$V_0=(0,0,0)$	$V_1=(1,0,0)$	$V_2=(1,1,0)$	$V_3=(0,1,0)$
$V_4=(0,1,1)$	$V_5=(0,0,1)$	$V_6=(1,0,1)$	$V_7=(1,1,1)$

Fig. B.1. Taula Vectors tensió

S’ha numerat els vectors de tal manera que el pas d’un vector al següent només impliqui la commutació d’una branca, d’aquesta manera es minimitzen les commutacions dels IGBT.

Aquests vectors defineixen un sistema trifàsic de tensions. Cada component, que fa referència a un branca, també fa referència a la tensió que suporta la fase connectada a aquella branca.

Un “1” indicarà una tensió de $\frac{V_{DC}}{2}$, mentre que un “0” indicarà una tensió de $-\frac{V_{DC}}{2}$ en la fase corresponent. Així doncs es pot aplicar la transformació de Park a aquest sistema.

Si primer s’aplica la projecció de Clarke en els eixos D – Q

$$\begin{pmatrix} V_0 \\ V_D \\ V_Q \end{pmatrix} = \sqrt{\frac{2}{3}} \begin{pmatrix} \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} & \frac{1}{\sqrt{2}} \\ 1 & -\frac{1}{2} & -\frac{1}{2} \\ 0 & \frac{\sqrt{3}}{2} & -\frac{\sqrt{3}}{2} \end{pmatrix} \begin{pmatrix} V_A \\ V_B \\ V_C \end{pmatrix} \quad [1.1]$$

S’obtenen els següents vectors tensió projectats sobre el pla D – Q :

$V_0 = \left(0, 0, \frac{-\sqrt{3}}{2} \right)$	$V_1 = \left(\sqrt{\frac{2}{3}}, 0, \frac{-\sqrt{3}}{6} \right)$	$V_2 = \left(\frac{1}{\sqrt{6}}, \frac{1}{\sqrt{2}}, \frac{\sqrt{3}}{6} \right)$	$V_3 = \left(\frac{-1}{\sqrt{6}}, \frac{1}{\sqrt{2}}, \frac{-\sqrt{3}}{6} \right)$
$V_4 = \left(-\sqrt{\frac{2}{3}}, 0, \frac{\sqrt{3}}{6} \right)$	$V_5 = \left(\frac{-1}{\sqrt{6}}, \frac{-1}{\sqrt{2}}, \frac{-\sqrt{3}}{6} \right)$	$V_6 = \left(\frac{1}{\sqrt{6}}, \frac{-1}{\sqrt{2}}, \frac{\sqrt{3}}{6} \right)$	$V_7 = \left(0, 0, \frac{\sqrt{3}}{2} \right)$

Fig. B.2. Taula Vectors tensió projectats sobre D – Q $V_n = (V_D, V_Q, V_0)$

En aquesta taula s’han obviat les tensions de bus ja que estarien multiplicant tots els vectors.



Es pot demostrar com en tensions compostes la component homopolar desapareix. Així doncs es pot dibuixar els 8 Vectors tensió en el pla D – Q :




Fig. B.3. Hexàgon de tensions

Aquesta representació és coneguda com l'hexàgon de tensions. Els vectors 0 i 7 estarien situats en el centre de l'hexàgon perpendiculars al pla.

L'estratègia de l'SVPWM consisteix en sintetitzar qualsevol vector tensió de dins l'hexàgon mitjançant l'aplicació dels 8 possibles vectors de l'ondulador.

En el cas de la Fig. B.4. si es vol obtenir el vector V^* caldrà aplicar durant un temps V_1 i durant un temps V_2 , sempre tenint present que s'hauran de complir dues condicions:

$$\begin{aligned} \underline{V}^* \cdot \frac{T}{2} &= \sum V_i \cdot t_i \\ \frac{T}{2} &= \sum t_i \end{aligned} \quad [1.2]$$

On: V_i és el vector i aplicable per l'ondulador durant el temps t_i

T és el període de commutació de l'ondulador.

Amb la definició anterior hi ha múltiples combinacions vàlides, però la més usada és aquella que minimitza les commutacions dels interruptors i la distorsió harmònica del convertidor. Per



aconseguir-ho s'intercalerà en cada canvi de vector els vectors nuls (0 i 7) per tal de que en cada moment només una branca sigui la que commuta.

En l'estratègia de minimitzar les commutacions l'aplicació de un dels dos vectors nuls serà funció del vector que s'ha aplicat anteriorment. És a dir, després d'aplicar el vector V_2 per tal de tenir el mínim nombre de commutacions s'haurà d'aplicar el vector V_7 . Mentre que abans d'aplicar el vector V_1 s'aplicarà el vector nul V_0 .

Si apliquem [1.2] a l'exemple tindrem:

$$\begin{aligned} \underline{V}^* \cdot \frac{T}{2} &= \underline{V}_0 \cdot t_0 + \underline{V}_1 \cdot t_1 + \underline{V}_2 \cdot t_2 + \underline{V}_7 \cdot t_7 \\ \frac{T}{2} &= t_0 + t_1 + t_2 + t_7 \end{aligned} \quad [1.3]$$

El resultat d'aplicar l'estratègia minimitzant les commutacions es pot veure a la Fig. B.5.




Fig. B.6. Sinterització d'un vector



B.3. Límit en l'SVPWM




Fig. B.7. Hexàgon de tensions

A l'SVPWM no es pot aplicar qualsevol vector de l'hexàgon de tensions, sinó que està limitat pel cercle interior a l'hexàgon de tensions. A la Fig. B.8. es pot observar que el mòdul del vector màxim que es pot aplicar és el radi de la circumferència interior. A partir de trigonometria es pot trobar el radi interior d'aquesta circumferència tal i com s'ha fet a [1.4].

$$r_{int} = r_{ext} \cdot \cos\left(\frac{\pi}{6}\right) = \frac{\sqrt{3}}{2} r_{ext} \quad [1.4]$$

El valor màxim que es pot arribar és aquell en què el tot el període de commutació s'està aplicant un sol vector. Així doncs el valor màxim s'obté quan t_1 és mig període.

Aquest però és el límit del mòdul, i com que en el control es treballa enlloc de en mòdul en vectors en components directes i de quadratura s'hauran de limitar cada una d'elles.

Hi ha moltes maneres de limitar el control però s'ha optat per limitar primer la V_d a el valor màxim de tensió i posteriorment limitar V_q al que resti per completar el mòdul màxim.

$$\begin{cases} V_d \leq \frac{V_{bus}}{\sqrt{3}} \\ V_q \leq \sqrt{\left(\frac{V_{bus}}{\sqrt{3}}\right)^2 - V_d^2} \end{cases} \quad [1.5]$$



Aquest mètode presenta la problemàtica que la majoria de vegades s'estarà limitant molt la component en quadratura de les tensions ja que si la tensió de bus és molt baixa per la tensió de sortida que es demana la V_d quedarà saturada al seu valor màxim mentre que V_q haurà de ser zero. Aquest fet podria portar problemes en el control ja que no es podria controlar més que la tensió directa. Tot i això s'ha vist que en aquest projecte la tensió de bus ve determinada per nosaltres mitjançant el rectificador actiu i es pot elevar fins a valors suficientment alts per que no es presenti aquest problema.

L'avantatge d'aquest mètode de limitació és que en els casos en que V_d no sature s'estarà aprofitant tot el mòdul del vector tensió per la generació de la tensió de sortida.

B.4. Implementació del SVPWM

Dels càlculs realitzats pel DSP el més complexa és l'implementació de l'SVPWM. Aquest mètode de generació de tensions descrit al capítol 6, és complex d'implementar en un DSP ja que s'ha de decidir en cada moment quins són els dos vectors de l'hexàgon de tensions més propers al vector consigna.

Si suposem un vector genèric situat entre els vectors 1 i 2 (Fig. B.9.)




Fig. B.10. Vector tensió genèric entre els vectors 1 i 2

Es pot expressar com s'ha vist al capítol 6:



$$\begin{aligned}\underline{V}^* \cdot \frac{T}{2} &= \underline{V}_0 \cdot t_0 + \underline{V}_1 \cdot t_1 + \underline{V}_2 \cdot t_2 + \underline{V}_7 \cdot t_7 \\ \frac{T}{2} &= t_0 + t_1 + t_2 + t_7\end{aligned}\quad [1.6]$$

Podem expressar el vector consigna en les seves components D – Q, i tenint en compte que les components directa i en quadratura dels vectors 0 i 7 són nul·les:

$$\begin{aligned}\begin{pmatrix} V_d \\ V_q \end{pmatrix} \frac{T}{2} &= \begin{pmatrix} V_{1d} & V_{2d} \\ V_{1q} & V_{2q} \end{pmatrix} \begin{pmatrix} t_1 \\ t_2 \end{pmatrix} \\ \frac{T}{2} &= t_1 + t_2 + t_0 + t_7 \\ t_0 &= t_7\end{aligned}\quad [1.7]$$

Es pot trobar les úniques incògnites del sistema com:

$$\begin{aligned}t_1 &= \frac{V_{2q}V_d - V_{2d}V_q T}{V_{1d}V_{2q} - V_{2d}V_{1q} 2} \\ t_2 &= \frac{V_{1d}V_q - V_{1q}V_d T}{V_{1d}V_{2q} - V_{2d}V_{1q} 2} \\ t_0 + t_7 &= \frac{T}{2} - t_1 - t_2\end{aligned}\quad [1.8]$$

Ara es poden desenvolupar les expressions per intentar simplificar els càlculs del DSP i eliminar de les operacions la divisió, ja que aquesta operació requereix molt temps de càlcul dins un DSP. S'obté:

$$\begin{aligned}t_1 &= \frac{V_{2q}T/2}{V_{1d}V_{2q} - V_{2d}V_{1q}} V_d - \frac{V_{2d}T/2}{V_{1d}V_{2q} - V_{2d}V_{1q}} V_q \\ t_2 &= \frac{V_{1d}T/2}{V_{1d}V_{2q} - V_{2d}V_{1q}} V_q - \frac{V_{1q}T/2}{V_{1d}V_{2q} - V_{2d}V_{1q}} V_d\end{aligned}\quad [1.9]$$



Ara es té una estructura que depèn dels vectors adjacents i el període de commutació. Així doncs es pot ajuntar aquests termes en unes constants com:

$$\begin{aligned} t_1 &= K_{11} \cdot T / 2 \cdot (E_d) \cdot V_d - K_{12} \cdot T / 2 \cdot (E_d) \cdot V_q \\ t_2 &= K_{21} \cdot T / 2 \cdot (E_d) \cdot V_q - K_{22} \cdot T / 2 \cdot (E_d) \cdot V_d \end{aligned} \quad [1.10]$$

Cal fer esment que s'ha multiplicat les constants per la tensió de bus (E_d), ja que la magnitud dels vectors de l'hexàgon de tensió vindran determinats per la tensió de bus. Seguint aquesta estratègia a la Fig. B.11. es pot veure una taula amb els valors de les constants K en funció de en quina regió es trobi el vector consigna.

Regió	K_{11}	K_{12}	K_{21}	K_{22}
1	$\sqrt{\frac{3}{2}} \frac{1}{E_d}$	$\frac{1}{\sqrt{2}} \frac{1}{E_d}$	$\sqrt{2} \frac{1}{E_d}$	0
2	$\sqrt{\frac{3}{2}} \frac{1}{E_d}$	$\frac{-1}{\sqrt{2}} \frac{1}{E_d}$	$\frac{1}{\sqrt{2}} \frac{1}{E_d}$	$\sqrt{\frac{3}{2}} \frac{1}{E_d}$
3	0	$-\sqrt{2} \frac{1}{E_d}$	$\frac{-1}{\sqrt{2}} \frac{1}{E_d}$	$\sqrt{\frac{3}{2}} \frac{1}{E_d}$
4	$-\sqrt{\frac{3}{2}} \frac{1}{E_d}$	$\frac{-1}{\sqrt{2}} \frac{1}{E_d}$	$-\sqrt{2} \frac{1}{E_d}$	0
5	$-\sqrt{\frac{3}{2}} \frac{1}{E_d}$	$\frac{1}{\sqrt{2}} \frac{1}{E_d}$	$\frac{-1}{\sqrt{2}} \frac{1}{E_d}$	$-\sqrt{\frac{3}{2}} \frac{1}{E_d}$
6	0	$\sqrt{2} \frac{1}{E_d}$	$\frac{1}{\sqrt{2}} \frac{1}{E_d}$	$-\sqrt{\frac{3}{2}} \frac{1}{E_d}$

Fig. B.12. Taula de constants K

Ara només manca decidir en quina regió es troba el vector consigna per aplicar unes o altres constants. Per aconseguir-ho cal tenir en compte que les separacions entre vectors de l'hexàgon són de 60° i per tant podem escriure:

$$\begin{aligned} \rho &= \arctan\left(\frac{V_{sq}}{V_{sd}}\right) \\ V_{sq} &= \tan(60^\circ) \cdot V_{sd} = \sqrt{3} \cdot V_{sd} \Rightarrow \sqrt{3} \cdot V_{sd} - V_{sd} = 0 \end{aligned}$$

Tenint present la següent taula(Fig. B.13.) podrem decidir en quina regió ens trobem:



	1	2	3	4	5	6
$\text{signe}(V_{sd})$	+		-	-		+
$\text{signe}(V_{sq})$	+	+	+	-	-	-
$\text{signe}(\sqrt{3}\ V_{sd}\ - \ V_{sq}\)$	+	-	+	+	-	+

Fig. B.14. Taula de decisió de la regió del vector consigna





C. El DSP

C.1. Microcontroladors i DSP

DSP és l'acrònim de Digital Signal Processor, són processadors dissenyats específicament per fer càlculs en temps real de tractament digital del senyal, des de implementació de filtres digitals, transformades de Fourier, tractament d'imatge i so, etc... Els DSPs tenen aproximadament el mateix nivell d'integració i la mateixa freqüència de rellotge que un microprocessador genèric, fins i tot moltes vegades els microprocessadors avantatgen els DSPs, però els DSP efectuen les tasques de tractament digital de senyal dues o tres vegades més ràpid, ja que la seva arquitectura està optimitzada per a realitzar aquest tipus de tasques.

- ✚ Unitat aritmètica (CPU): l'operació més comú en el processat digital de senyals és el càlcul d'una suma de productes ($S = \sum a_i \cdot b_i$). L'operació aritmètica més complexa en la tècnica digital és precisament la multiplicació. Els microprocessadors genèrics no incorporen un element tant complex com un multiplicador ja que en les aplicacions usuals aquesta operació representa un tant per cent molt baix sobre el total d'operacions. Però en el tractament digital del senyal la multiplicació és una tasca fonamental, i el multiplicador és un element bàsic d'un DSP capaç de realitzar aquesta operació en un cicle. Per incrementar encara més la velocitat el processador incorpora diferents unitats aritmètiques de manera que puguin realitzar diferents operacions simultàniament: els DSPs típics tenen un multiplicador i un acumulador que permeten multiplicar i sumar en un sol cicle, a més de registres de desplaçament per preparar les dades sense penalitzar en el temps. Cal destacar que de la mateixa manera que una multiplicació es realitza en un cicle una divisió pot implicar més de 100 cicles. És per aquesta raó que sempre que es pugui en un DSP serà preferible multiplicar per una inversa que dividir el nombre en qüestió.



- ✚ Joc d'instruccions: freqüències de mostreig fixes requereixen tenir un cicle d'instrucció regular. En microprocessadors RISC (joc d'instruccions reduït) aquesta regularitat s'aconsegueix restringint les instruccions; en els DSP s'aconsegueix incrementant la velocitat del hardware en aquelles instruccions complexes bàsiques com les multiplicacions.
- ✚ Arquitectura: oposada a l'arquitectura de Von Neumann utilitzada per molts microprocessadors, tots els DSP es basen en una arquitectura de Harvard amb busos de programa i dades independents. I alguns DSP encara han millorat aquesta estructura amb tres busos: un de programa i dos de dades, que permet llegir la instrucció i dos operands simultàniament.
- ✚ Adreçament: moltes vegades la lògica de generació d'adreces és més lenta que la realització de la operació aritmètica en sí. Com a regla general, els DSP tenen una unitat aritmètica especial per generar adreces gràcies a la qual aquest fet no suposa un temps addicional.
- ✚ Memòria: els programes de DSP, gràcies a instruccions especialitzades i l'arquitectura del mateix, acostumen a tenir una estructura senzilla i són, per tant, molt curts comparats amb un mateix programa per a un microprocessador genèric. Això permetrà guardar-los en una memòria no volàtil integrada en el mateix xip, a més de decrementar el temps de transferència del programa. També integren a més memòria RAM per les dades usades durant el programa.

Totes aquestes diferències tant de hardware com de software estan pensades per optimitzar al màxim el tractament de senyals, però també és aplicable per al control on hi ha una sèrie de necessitats comuns, com són el d'una freqüència de mostreig fixa, càlculs en temps real per respondre ràpidament a variacions del sistema a controlar, així com el filtrat, que enlloc de fer-



lo analògicament, com és usual actualment, es pot fer digitalment sense perjudicar la rutina principal de control. També les multiplicacions són una operació normal en els programes de control: coeficients de realimentació, càlcul de PID...

C.2. DSP TMS320F2403A

C.2.1. Introducció

El DSP emprat forma part de la família de processadors digital de senyal de Texas Instruments. La gamma de DSP que ofereix es divideix en tres plataformes: C6000, C5000 i C2000. Les dues primeres plataformes estan orientades al món del tractament digital d'imatges i àudio, aplicacions de telefonia i comunicacions mentre que la plataforma està dissenyada per ser utilitzada en aplicacions de control de motors. Això fa que les diferències entre els DSP de diferents plataformes sigui molt notable, tant a nivell d'arquitectura interna, cal recordar que és un DSP de coma fixa, com a nivell perifèric que incorpora, com a sortides PWM, conversors analògics - digital d'altres prestacions, mòduls CAN, port sèrie síncron i asíncron, i una gran quantitat d'interrupcions associades a aquests perifèrics.

El TMS320LF2403A pertany a la família TMS320LF24xxA, que és l'evolució de la família TMS320LF2x, tots ells són DSPs que treballen amb coma fixa. Aquests DSP estan dissenyats per aplicacions industrials de gamma alta: control d'accionaments de velocitat variables, sistemes d'alimentació ininterrompuda, automatització industrial, ...

Dins d'aquesta família, el 2403A és un dels més senzills, però és més que suficient per l'aplicació d'aquest projecte. Aquesta senzillesa té l'avantatge de tenir poques potes i, per tant, facilita el disseny de la placa de control.



Les característiques principals d'aquest DSP de la família 24xx són:

Table 1. Hardware Features of 240xA Devices

FEATURE		LF2407A	LF2406A	LF2403A	LF2402A	LC2406A	LC2404A	LC2402A
C2xx DSP Core		Yes	Yes	Yes	Yes	Yes	Yes	Yes
Instruction Cycle		25 ns	25 ns	25 ns	25 ns	25 ns	25 ns	25 ns
MIPS (40MHz)		40 MIPS	40 MIPS	40 MIPS	40 MIPS	40 MIPS	40 MIPS	40 MIPS
RAM (16-bit word)	Dual-Access RAM (DARAM)	544	544	544	544	544	544	544
	Single-Access RAM (SARAM)	2K	2K	512	512	2K	1K	—
3.3-V On-chip Flash (16-bit word) (4 sectors: 4K, 12K, 12K, 4K)		32K	32K	16K	8K	—	—	—
On-chip ROM (16-bit word)		—	—	—	—	32K	16K	6K
Code Security for On-chip Flash/ROM		Yes	Yes	Yes	Yes	Yes	Yes	Yes
Boot ROM		Yes	Yes	Yes	Yes	—	—	—
External Memory Interface		Yes	—	—	—	—	—	—
Event Managers A and B (EVA and EVB)		EVA, EVB	EVA, EVB	EVA	EVA	EVA, EVB	EVA, EVB	EVA
• General-Purpose (GP) Timers		4	4	2	2	4	4	2
• Compare (CMP)/PWM		12/16	12/16	6/8	6/8	12/16	12/16	6/8
• Capture (CAP)/QEP		6/4	6/4	3/2	3/2	6/4	6/4	3/2
• Input qualifier circuitry on PDPINTx, CAPn, XINT1/2, and ADCSOC pins		Yes	Yes	Yes	Yes	Yes	Yes	Yes
• Status of PDPINTx pin reflected in COMCONx register		Yes	Yes	Yes	Yes	Yes	Yes	Yes
Watchdog Timer		Yes	Yes	Yes	Yes	Yes	Yes	Yes
10-Bit ADC		Yes	Yes	Yes	Yes	Yes	Yes	Yes
• Channels		16	16	8	8	16	16	8
• Conversion Time (minimum)		500 ns	500 ns	500 ns	500 ns	375 ns	375 ns	425 ns
SPI		Yes	Yes	Yes	—	Yes	Yes	—
SCI		Yes	Yes	Yes	Yes	Yes	Yes	Yes
CAN		Yes	Yes	Yes	—	Yes	—	—
Digital I/O Pins (Shared)		41	41	21	21	41	41	21
External Interrupts		5	5	3	3	5	5	3
Supply Voltage		3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V	3.3 V
Packaging		144-pin PGE	100-pin PZ	64-pin PAG	64-pin PG	100-pin PZ	100-pin PZ	64-pin PG, PAG
Product Status: Product Preview (PP) Advance Information (AI) Production Data (PD)		PD	PD	PD	PD	PD	PD	PD

Fig. C.1. Característiques dels DSP de la família 24xx

C.2.2. Arquitectura

L'arquitectura del DSP es basa en una arquitectura de Harvard on el bus de programa i el de dades són diferents. Això permetrà fer accessos simultanis a memòria i a programa i el en un mateix cicle. A més a més, hi ha un tercer espai de memòria d'entrades/sortides accessibles a través del bus extern. Els perifèrics també tenen el seu propi bus, tot i que aquest està mapejat



en unes posicions concretes de la memòria: qualsevol accés a aquestes posicions accedirà directament al perifèric associat.

C.2.3. La memòria

Aquest DSP disposa de dos tipus de memòria:

La Flash EEPROM que és una memòria no volàtil que ofereix la possibilitat de poder-la gravar tants cops com calgui en la tarjeta final. A més, els algorismes de programació els executa la pròpia CPU del DSP evitant així la necessitat d'una màquina d'estat dedicada.

El 2403A incorpora 16K paraules de 16 bits de memòria de programa.

També es disposa de memòria de tipus RAM, que està formada per dos blocs, el Dual-Access RAM, que és una memòria RAM que permet dos accessos de dos cops de cicle, està pensada especialment per guardar-hi dades, ja que es pot fer una lectura i una escriptura en el mateix cicle, però també es pot configurar com a memòria de programa, hi ha 544 paraules de 16 bits. L'altre bloc, el Single-Access RAM, és una memòria RAM que només s'hi pot accedir un cop per cicle (o lectura o escriptura), i es disposa de 512 paraules de 16 bits.

C.2.4. La CPU

La unitat central de procés es pot dividir en tres grans blocs:

La unitat aritmètico-lògica central de 32 bits: agafa dues paraules de la memòria i els hi pot fer operacions aritmètiques i booleanes. El resultat s'aboca en l'acumulador de 32 bits des del qual es pot guardar la part alta i la baixa per separat, en memòria. Disposava a més de registres de xifrat de les dades tant de l'entrada com a la sortida.



Multiplicador: realitza productes de 16x16 bits en complement a dos obtenint-se un resultat de 32 bits. Aquest multiplicador és capaç de fer el producte en un cicle i serà molt útil per fer els càlculs del control així com filtres digitals, correlacions,

Unitat aritmètica de registres auxiliars: aquesta unitat genera adreces de la memòria de dades quan s'utilitza adreçatge indirecte per accedir a aquesta. Està formada per 8 registres auxiliars que es poden carregar amb valors de 16 bits directament amb una instrucció.

Control del programa

El DSP treballa amb una quàdruple pipeline que és gestionada per la lògica de control del programa que també descodifica les instruccions i guarda els estats de les operacions. D'altra banda hi ha instruccions de l'ensamblador que permetran controlar per software el flux del programa com són instruccions de salt, condicionals o no, resets, i interrupcions.

C.2.5. Perifèrics

El TMS320LF2403A incorpora els següents perifèrics:

- Event Manager: genera els timers i els PWM
- Conversor A/D de 10 bits i 450ns de temps de conversió
- Port síncron sèrie SPI
- Port asíncron sèrie SCI (UART)
- Pins d'entrada/sortida
- Interface amb bus CAN
- Watch dog timer



De tots aquests perifèrics els que s'usaran en l'aplicació són l'Event Manager amb el que es controlarà el cicle d'execució del control, i generarà també les sortides que faran obrir i tancar els interruptors de potència amb un temps mort programable per software. El convertidor analògic digital serà el que proporcionarà la realimentació de les variables necessàries per al control; de la seva rapidesa, així com de la optimització del codi del control dependrà la màxima freqüència a la que es podrà arribar. S'utilitzaran també algunes entrades i sortides digitals per tal de rebre la senyal d'error de l'ondulador en cas de curtcircuit en alguna de les seves branques. Finalment es farà servir també el port SPI per enviar dades a un convertidor D/A extern degut a la manca d'aquest perifèric en el DSP, això és degut a que aquest perifèric només es sol usar durant el desenvolupament i la depuració de software, ja que permet visualitzar els valors de les variables internes del programa en temps real.

C.2.6. Instruccions

El joc d'instruccions que ofereix l'ensamblador de Texas està format per 88 instruccions que es poden classificar en els següents grups:

- ✚ Instruccions de l'acumulador, aritmètiques i lògiques
- ✚ Instruccions del punter de pàgines de dades i del registre auxiliar
- ✚ Instruccions de producte
- ✚ Instruccions de salt
- ✚ Instruccions de control del programa
- ✚ Operacions de memòria i d'entrades/sortides

C.3. Treball amb coma fixa

Hi ha moltes maneres de representar digitalment les dades numèriques per posteriorment processar-les. Aquestes representacions tenen un efecte molt important en la precisió dels



càlculs, així com en la facilitat d'implementar qualsevol algoritme de processament. Els formats de dades més senzills es beneficien de dissenys hardware també més senzills, a expenses de tenir un reduït rang de representació numèric i una alta susceptibilitat a errors aritmètics. En l'altre extrem, formats de dades més elaborats, són prou difícils d'implementar en hardware, però permeten manipular nombres molt grans o molt petits, proporcionant immunitat a molts problemes associats amb l'aritmètica digital.

C.3.1. El formulari binari amb coma fixa

El microcontrolador utilitzat en el projecte fa servir en els seus càlculs el format binari amb punt fix per representar les dades. Dins aquesta categoria s'engloben els formats més coneguts usats en computació digital: representació binària, octogonal, hexadecimal, i d'altres que tenen en compte el signe, com la representació en complement a dos. Específicament, la unitat aritmètico-lògica del DSP fa els càlculs amb representació amb coma fixa i complement a dos.

D'altra banda, en el projecte dut a terme és de gran importància la representació en binari de nombres amb part decimal, doncs tant les senyals de referència, com alguns coeficients utilitzats, així com els resultats intermedis d'algunes operacions no seran nombres enters purs. És necessari doncs poder representar en format binari aquest tipus de nombres.

Es pot representar aquest tipus de nombres de forma binària utilitzant una coma binària de forma idèntica a la funció que fa la coma decimal. Com que la posició de la coma binària és estàtica, aquest tipus de format pren el nom de *coma fixa*. Així el nombre binari 11,010100 és igual al decimal 3.3125:



$$\begin{aligned}
 & 1 \cdot (2^0) + 1 \cdot (2^1) + 0 \cdot (2^{-1}) + 1 \cdot (2^{-2}) + 0 \cdot (2^{-3}) + 1 \cdot (2^{-4}) + 0 \cdot (2^{-5}) + 0 \cdot (2^{-6}) = \\
 & = 1 \cdot (2) + 1 \cdot (1) + 0 \cdot \left(\frac{1}{2}\right) + 1 \cdot \left(\frac{1}{4}\right) + 0 \cdot \left(\frac{1}{8}\right) + 1 \cdot \left(\frac{1}{16}\right) + 0 \cdot \left(\frac{1}{32}\right) + 0 \cdot \left(\frac{1}{64}\right) = 3.3125_{10} \quad (1.1)
 \end{aligned}$$

Definirem Q(x) essent x la posició de la coma; amb aquesta notació el nombre de l'exemple és en format Q(6). Així la coma s'haurà de posar en una posició tal que permeti una resolució suficient, i per altre banda, que encara ens permeti representar el nombre màxim que es pugui donar en cada situació.

En aquest format, els màxims i mínims valors que pot prendre la part fraccional de b bits, és a dir un nombre Q(b), és $(1-2^{-b})$ i 2^{-b} respectivament. Així, un nombre representat en format Q(6), tindria la coma situada entre el sisè i setè bit, i per tant els valors límit que podria representar serien:

$$\begin{aligned}
 (1 - 2^{-b}) &= 1 - 2^{-6} = 0,984375_{10} \\
 (2^{-b}) &= 2^{-6} = 0,015625_{10}
 \end{aligned} \quad (1.2)$$

Com es veu, la coma s'haurà de col·locar en una posició que aportí una resolució adient a les dades. Tanmateix, s'haurà d'anar amb compte i tenir present en tot moment la posició de la coma per realitzar les operacions aritmètiques correctament, així com per saber en quin format ens ha quedat el resultat de les mateixes. De forma idèntica a l'aritmètica amb coma decimal, en el format binari amb coma fixa haurem de diferenciar:



C.3.2. Operacions amb coma fixa

■ Suma i resta

Com que el DSP treballa amb dades en complement a dos no hi ha diferència entre la suma i la resta, ja que aquesta no és més que la suma d'un nombre positiu i un de negatiu. Per tant, quan fem qualsevol de les dues operacions haurem de tenir en compte:

- ✚ El format dels dos operands ha de ser el mateix, és a dir, ha d'estar en el mateix format $Q(x)$.
- ✚ Quan volem sumar dos nombres positius amb el bit més significatiu igual a 1, el resultat necessitarà un bit més de part entera per poder ser representat. Així perdrem un bit de resolució fraccional. El mateix passa si volem restar dos nombres negatius.

■ Producte

Les operacions a fer són idèntiques a un producte en decimal: multiplicarem el bit menys significatiu pel multiplicant, al qual se li sumarà el resultat obtingut del producte del segon bit menys significatiu pel multiplicant, desplaçat una posició cap a l'esquerra, i així successivament fins al bit més significatiu. El resultat són els n bits més significatius obtinguts, essent n el nombre de bits de treball.

En aquest cas, els dos operands no tenen perquè tenir el mateix format $Q(x)$, però s'ha de tenir present que el format de la resultant serà: si el multiplicant estava en format $Q(W)$ i el multiplicador en $Q(Z)$ el resultat serà en format $Q(W + Z)$.



■ Divisió

Aquesta operació es complica bastant al realitzar-la en coma fixa, encara que es poden utilitzar alguns algoritmes per portar-la a terme. De totes com que en el projecte realitzat no era necessari dividir per cap variable, sinó que totes les divisions es feien amb constants conegudes, per fer totes les divisions s'ha fet el producte del dividend per la inversa del divisor, aplicant-se tot el comentat en el cas anterior.

C.3.3. Efectes de la longitud de paraules finites

L'ús de paraules de longitud finita ens protegeix de la representació de nombres amb precisió infinita, mentre que augmenta el soroll “de fons” en les estimacions espectrals, provoca respostes no ideals dels filtres digitals, introdueix soroll en les sortides dels convertidors A/D i pot, si no es va amb compte, portar a resultats aritmètics totalment imprecisos. Com menor és la longitud de la paraula, majors seran aquests efectes negatius. Afortunadament aquests problemes són ben coneguts, i es poden preveure amb antelació les seves conseqüències i prendre mesures per minimitzar-les.

❖ Errors de quantificació del conversor A/D

Els conversors A/D reals es classifiquen segons la longitud de la paraula de sortida, estant normalment entre 8 i 16 bits. Si tenim en compte que el rang de valors de tensió d'entrada del conversor del DSP utilitzat és de 0 a 3.3 V, i que la longitud de la paraula que ens dóna és de 10 bits, el bit menys significatiu representarà:

$$lsb = \frac{\text{rang_de_tensió}}{2^{\text{longitud_paraula}}} = \frac{3,3V}{2^{10}} = 3,22mV \quad (1.3)$$



Això vol dir que és capaç de convertir perfectament qualsevol valor analògic múltiple de 3,22 mV, però que qualsevol valor continu intermig farà que el conversor generi la millor estimació digital a aquell valor. Les imprecisions en aquest procés són els anomenats errors de quantificació, degut a que el bit menys significatiu de la paraula de sortida és un valor indivisible.

L'error de quantificació és doncs una mena d'error d'arrodoniment. En un conversor ideal, l'error de quantificació no pot superar mai $\left(\pm \frac{1}{2}\right)$ del valor en milivolts del bit menys significatiu (1,61mV en el projecte realitzat).

❖ Desbordament de les dades (Overflow)

Es produeix un *desbordament* quan el resultat aritmètic d'una operació té massa bits per ser representats en els registres físics destinats a guardar-lo. Els efectes del desbordament són més notoris quan treballem amb nombres grans. Com a regla general, la suma de m nombres individuals de b bits, necessitarà $(b + \log_2(m))$ bits per poder representar els resultats.

D'aquesta manera, amb un acumulador de 32 bits (com el del DSP) podríem encadenar $65536 = (2^{16})$ sumes de nombres de 16 bits fins a tenir error de desbordament $(16 + \log_2(65536)) = 32$.



D. Valoració econòmica

La valoració econòmica o pressupost, s'ha dividit en dos apartats principals, el cost del prototip i el cost d'investigació i desenvolupament.

D.1. Cost del prototip

En aquest apartat es considerarà el cost total de la construcció del prototip, incloent-hi també el cost de mà d'obra. Per contra, no es tindrà en compte el cost de disseny i desenvolupament, es farà referència a aquest cost més endavant.

D.1.1. Convertidor Comercial

Pel que fa al cost del convertidor, el cost inclou solament el cost d'adquisició. S'inclourà dins del preu qualsevol component integrat dins del convertidor, tant de la part de potència com la part de control. El convertidor compta amb un rectificador, el bus de contínua, l'ondulador, però també compta amb filtres protectors, resistència de precàrrega, l'integrat amb els drivers i els IGBTs, les sondes de corrent, etc.

DESCRIPCIÓ	QUANTITAT	COST UNI.	COST TOT.
Convertidor Comercial	1		1200 €
Total			1200 €

D.1.2. Placa de control

La placa de control es comptabilitza com una sola placa. Ja es tindran en compte tots els components necessaris pel funcionament de la placa. :

DESCRIPCIÓ	QUANTITAT	COST UNI.	COST TOT.
Components electrònics			115 €
Plaques (insolar)	1	35 €	35 €
Mà d'obra de muntatge	10 hores	24 €	240 €
Total			390 €



D.1.3. Placa auxiliar i d'adaptació dels senyals

En aquesta placa es trobaran les adaptacions dels diferents senyals per poder ser utilitzades en el DSP:

DESCRIPCIÓ	QUANTITAT	COST UNI.	COST TOT.
Components electrònics i connectors			13 €
Placa i muntatge	1 hora	24 €	24 €
Total			37 €

D.1.4. Cost total del prototip

DESCRIPCIÓ	COST TOT.
Convertidor Comercial	1200 €
Placa de control	390 €
Placa auxiliar i d'adaptació dels senyals	37 €
Total	1627 €

D.2. Cost d'investigació i desenvolupament

Als costos de construcció del prototip s'han d'afegir els costos del temps dedicat a la investigació, al disseny i a la programació del control. També s'han de tenir en compte els costos associats a les eines necessàries per portar a terme aquestes tasques, com seria l'ordinador o el software de programació. Als costos d'aquestes eines es contempla una amortització contant una vida útil de 3 anys i una durada del projecte de 9 mesos.

D.2.1. Costos de suport informàtic

DESCRIPCIÓ	PREU UNI.	Preu amortitzat
Ordinador	1200 €	300 €
Matlab	1800 €	450 €
PSim	1000 €	250 €
Emulador JTAG (6 anys d'amortització)	2000 €	333 €
Code Composer Studio	2000 €	667 €
Total		2000 €



D.2.2. Costos de personal

A aquests subtotals se'ls ha d'afegir el cost d'investigació i desenvolupament que ha representat el projecte, tot i que és molt difícil fer una estimació de les hores dedicades a la realització del projecte, així com a la divisió entre ells. Cal tenir en compte que el preu hora del cost de personal, és el preu de cobrament d'un enginyer júnior.

Hores	DESCRIPCIÓ	Preu hora	COST TOT.
210	Disseny	48 €	10080 €
240	Investigació	48 €	11520 €
170	Programació	30 €	5100 €
110	Redacció	20 €	2200 €
	Total		28900 €

D.2.3. Costos totals de desenvolupament i disseny

DESCRIPCIÓ	COST TOT.
Costos suport informàtic	2000 €
Cost investigació i desenvolupament	28900 €
Total	30900 €

D.3. Cost total del projecte

Aquest és el pressupost total del projecte realitzat, sumant les diferents partides concretades en els punts anteriors:

DESCRIPCIÓ	COST TOT.
Cost prototip	1627 €
Costos investigació i desenvolupament	30900 €
Subtotal	32527 €

Imprevistos (3%)	976 €
Total	33502 €

IVA (16%)	5361 €
Total (IVA inclòs)	38863 €



El cost total de la realització del projecte és de 38.863 € del qual la major part del cost és degut als costos d'investigació i desenvolupament.

L'amortització de l'investigació i el desenvolupament d'aquest projecte s'amortitza al 100% en aquest prototipus, ja que només se n'ha fabricat un. Si es fabriquessin més unitats aquests costos s'haurien de repartir entre totes les unitats fabricades.


Per altra banda s'ha de tenir en compte que aquest preu és el corresponent pel desenvolupament d'un prototipus, i no d'un producte final comercialitzable en el mercat general, encara que sigui possible la seva venda en ocasions concretes.





E. Esquemes elèctrics



En aquest apartat es presenten tots els esquemes elèctrics de les plaques de control, de la placa auxiliar i del convertidor comercial.


E.1. Placa de control





















E.2. Placa auxiliar

En aquest esquema es pot veure l'interconnexió que ha tingut lloc, per tal de dur cada un dels senyals al connector corresponent. A més a més, es pot veure les adaptacions realitzades als senyals. Queda clar que no està escrit la referència dels components, però tal i com s'ha comentat, existeix un pacte de confidencialitat amb l'empresa.




Fig. E.1. Interconnexió de les plaques



E.3. Convertidor comercial

Degut a la confidencialitat demanada per l'empresa, dels esquemes del convertidor sols s'adjuntarà la vista superior dels components del convertidor.




Fig. E.2. Esquema del convertidor



F. Estudi d'impacte ambiental

“L'avaluació de l'impacte ambiental és un instrument de caràcter preventiu per a la protecció del medi ambient. Permet conèixer la incidència d'un projecte sobre l'entorn i adoptar mesures per evitar o corregir els impactes que podrien ocasionar la seva execució i funcionament.

La seva aplicació, basada en el principi de que és millor prevenir les perturbacions en origen que combatre després els seus efectes, està recomanada per diverses organitzacions internacionals, com les Nacions Unides, l'Organització Mundial de la Salut, l'Organització per a la Cooperació i el Desenvolupament Econòmic (OCDE) i la Comunitat Econòmica Europea. La Comunitat Econòmica Europea va aprovar l'any 1985 la Directiva d'Avaluació d'Impacte Ambiental (85/377/CEE)”

No té sentit fer un estudi d'avaluació d'impacte ambiental degut a la naturalesa del projecte. És un projecte singular, per tant, no s'ha pensat en fer una comercialització del producte, ja que és un prototipus. En el moment que sorgeixi la idea de comercialitzar amb el present projecte, ja es plantejarà la idea de realitzar dit estudi.

Si es fa un petit estudi d'impacte ambiental a l'entorn del que ha pogut causar en el seu temps de disseny, implementació i muntatge juntament amb les seves hores de desenvolupament d'aquest prototipus, es pot tenir en compte diferents punts claus:

- Materials utilitzats
- Energia requerida
- Reciclatge

F.1. Materials utilitzats

Dins de la llei d'impacte ambiental d'àmbit europeu contempla una directiva que afecta als materials utilitzats en aparells electrònics. La directiva és la “2002/95/EC” de Restricció d'Ús de determinades Substàncies Perilloses (RUSP).

Rohs (restricció de l'ús de determinades substàncies perilloses en aparells electrònics i elèctrics) és una directiva de la Unió Europea que restringeix l'ús de 6 materials perillosos en



la fabricació de diversos tipus d'equips electrònics i elèctrics. Aquesta directiva entra en vigor el dia 1 de juliol del 2006. Però molts distribuïdors i venedors de components electrònics ja ho tenen en compte.

Es prohibeix superar uns límits de concentració màxims (nivells de concentració article 1 de la directiva) de dites substàncies. Aquestes substàncies són: plom (Pb), Mercuri (Hg), Cadmi (Cd), Crom hexavalent (Cr(VI)) i un tipus de materials ignífugs que s'usen en certs plàstics com el PBB i el PBDE.




Fig. F.1. Taula de substàncies amb els nivells de concentració dels diferents materials que contempla la directiva prohibides per la directiva Rohs

Cal tenir en compte que tots els components electrònics que s'ha utilitzat per implementar les plaques d'aquest projecte (placa de control i plaques auxiliars) compleixen la normativa Rohs.



F.2. Energia requerida

Es pot desglossar el consum de l'energia que s'ha necessitat per a la realització del projecte en dos grups:

- ✘ Desenvolupament i programació
- ✘ Funcionament del sistema

F.2.1. Desenvolupament i programació

Pel desenvolupament del projecte s'ha utilitzat energia de tipus elèctrica, aquesta és consumida de la xarxa, per tant, es pot tenir en compte l'impacte produït per la generació d'aquesta energia.

F.2.2. Funcionament del sistema

Per altra banda cal tenir en compte l'energia que consumeix el sistema. Les pertorbacions de la xarxa poden provocar problemes al convertidor, però ell mateix és una font de pertorbacions.

El consum del rectificador, tal i com es mostra és un consum de corrent polsant. Provoca harmònics que distorsionen altres equips que es puguin tenir connectats al voltant. En el gràfic següent, Fig. F.2., es mostren les tres fases de la xarxa i els consums dels díodes.






Fig. F.2. Consum del rectificador

Per tant, s’hauran de tenir en compte proteccions a aquest tipus de pertorbacions. Ja que un convertidor ens podria provocar distorsions en qualsevol altre tipus d’aparells que estiguin relativament a prop d’aquest, provocant errades en adquisició de dades i introducció de sorolls en el sistema.

F.3. Reciclatge

Existeix una altra directiva europea que s’encarrega de la recuperació d’equips electrònics i elèctrics, és la “2002/96/EC” de *Residus d’Aparells Electrònics i Elèctrics (RAEE)*. Aquesta té com a objectiu reduir la quantitat d’aquests residus i la perillositat dels components, fomentar la reutilització dels aparells i la valorització dels seus residus i determinar una gestió adequada intentant millorar l’eficàcia de la protecció ambiental. Per aconseguir aquests objectius s’estableixen una sèrie de normes aplicables a la fabricació del producte i altres relatives a una correcta gestió ambiental quan esdevingui residu. Aquesta directiva ha entrat en vigor el 13 d’agost del 2005.

Per altra banda es necessita el compromís dels fabricants de convertidors i de motors tipus brushless tinguin una política de reciclatge dels seus productes.



G. Documentació digital

En aquest annex s'ha inclòs un cd amb documentació digital utilitzada al llarg del projecte.

El contingut principal d'aquest són els Data Sheets usats pel disseny de la placa, així com els esquemes de la placa de control incloent-hi els Layouts. També hi ha inclòs els manuals utilitzats per la implementació del DSP. Es pot trobar el llistat de codi de programa implementats en format "*.txt". Existeix un arxiu on s'hi troba el *main* del programa implementat en llenguatge C, i la part de les *interrupcions* implementat en llenguatge ensamblador.

Finalment s'hi ha disposat d'una còpia d'aquest annex i de la memòria del projecte.



