JamLab: Augmenting Sensornet Testbeds with Realistic and Controlled Interference Generation

Radio interference drastically affects the performance of sensor-net communications, leading to packet loss and reduced energy-efficiency. As an increasing number of wireless devices operates on the same ISM frequencies, there is a strong need for understanding and debugging the performance of existing sensornet protocols under interference. Doing so requires a low-cost flexible testbed infrastructure that allows the repeatable generation of a wide range of interference patterns. Unfortunately, to date, existing sensornet testbeds lack such capabilities, and do not permit to study easily the coexistence problems between devices sharing the same frequencies. This paper addresses the current lack of such an infrastructure by using off-the-shelf sensor motes to record and playback interference patterns as well as to generate customizable and repeat-able interference in real-time. We propose and develop JamLab: a low-cost infrastructure to augment existing sensornet testbeds with accurate interference generation while limiting the overhead to a simple upload of the appropriate software. We explain how we tackle the hardware limitations and get an accurate measurement and regeneration of interference, and we experimentally evaluate the accuracy of JamLab with respect to time, space, and intensity. We further use JamLab to characterize the impact of interference on sensornet MAC protocols

이기종 무선 네트워크에서의 협대역 시스템 보호 기법

학위논문 (박사)-- 서울대학교 대학원 : 전기·컴퓨터공학부, 2013. 8. 김종권.최근 다양한 무선 네트워크 기술들(와이파이, 블루투스, 지그비)이 2.4GHz 대역의 ISM 밴드에 공존함으로 인하여 이들 간의 상호공존이 큰 문제로 나타나고있다. 특히 지그비 네트워크는 현저히 높은 전송 파워로 통신하는 와이파이 네트워크가 동일한 주파수 대역에 존재할 때 통신이 불가능해 질 정도의 심각한 성능 저하를 겪게 된다. 본 논문에서는 지그비 네트워크의 통신을 와이파이 네트워크의 간섭으로 부터 보호할 수 있는 좁은 대역 보호 방법(Narrow Band Protection)을 제안한다. 자가 감지 보호자는 좁은 대역 보호 방법의 핵심 기술로 사전에 정의된 PN 시퀀스에 대해 상호 상관 기법을 이용하여 스스로 지그비 패킷을 발견할 수 있어 최소한의 오버헤드로 지그비 네트워크를 보호할 수 있다. 또한, 자가 감지 보호자는 신뢰성 있는 상호 상관 기법을 통해 기존 방법에서 발생하는 제어 패킷 손실로 인한 두 네트워크의 이용효율 감소를 대폭 줄일 수 있다. 마지막으로, 시맨틱이 부여된 PN 코드북을 통해 저전력 동작을 수행하는 지그비 네트워크의 다량 패킷 전송을 효율적으로 감지하여 지그비 네트워크의 높은 처리량을 지원해 줄 수 있는 장점이 있다. 제안하고 있는 자가 감지 보호자는 시맨틱이 부여된 PN 시퀀스를 지그비 패킷의 프리앰블(Preamble) 앞에 임베딩 하는 기법을 사용한다. 이는 해당 기법을 적용하지 않는 지그비 노드들의 동기화를 방해하지 않는다. 즉, 좁은 대역 보호 방법은 기존 지그비 네트워크와 하위 호환성(backward compatibility)을 유지하며 기존 방법에 비해 단일 패킷에 대해서 1.77배 가량 높은 처리량을 제공해 줄 수 있으며, 다량 패킷 전송 보호시 보호하는 패킷의 수가 증가함에 따라 선형으로 이득이 증가하게 된다. 또한, 실제 USRP/GNURadio 플랫폼에 핵심 기능을 구현하여 실효성을 입증하였으며, 수학적인 분석과 확장된 NS-2 시뮬레이션을 통해 다양한 시각에서 상호공존 문제를 해석하고 있어 향 후 관련 분야에 큰 기여를 할 연구이다.Recent deployment of various wireless technologies such as Wi-Fi, Bluetooth, and ZigBee in the 2.4GHz ISM band has led to the heterogeneous devices coexistence problem. The coexistence problem is particularly challenging since wireless technologies use different PHY/MAC specifications. This thesis deals with the ZigBee and Wi-Fi coexistence problem where a less capable ZigBee device may often experience unacceptably low throughput due to the interference from a powerful Wi-Fi device. We propose a novel time reservation scheme called Narrow Band Protection (NBP) that uses a protector to guard ongoing ZigBee transmissions. The NBP protector detects a ZigBee transmission by cross-correlating the ZigBee signals with pre-defined Pseudo-random Noise (PN) sequences. A cross-correlation, designed for apprehending certain patterns in signals, not only reduces the control overhead but also guarantees robustness against collisions. In addition, a ZigBee node can still encode its packet length as a PN sequence such that the protector guards a proper length of channel time. We show the feasibility of NBP by implementing it on the USRP/GNURadio platform. We also evaluate the performance of NBP through mathematical analysis and NS-2 simulations. The results show that NBP enhances the ZigBee throughput by up to 1.77x compared to an existing scheme.1 Introduction 1.1 Background 1.2 Goal and Contribution 1.3 Thesis Organization 2 Related Work 2.1 The Cross-technology Interference Problem 2.2 The Cross-technology Interference Solutions 2.3 Signal Correlation 3 Motivation 3.1 Overview of ZigBee and Wi-Fi 3.2 Collision between ZigBee and Wi-Fi packets 3.3 The Limitation of the Protector Approach 4 A Narrow Band Protection Technique 4.1 Overview 4.2 Cross-correlation with PN Codebook 4.3 Protection Coverage 4.4 Protecting Wireless Sensor Networks 4.5 Security Issues 4.6 Discussions 5 Mathematical Analysis 5.1 Assumptions and Notations 5.2 Collision Probability 5.3 Network Performance 5.4 Multiple Packet Transmissions 6 Performance Evaluation 6.1 USRP Experiments 6.2 NS-2 Simulations 7 Conclusion BibliographyDocto

Spectrum-efficient Architecture for Cognitive Wireless Sensor Networks

Projecte realitzat en col.laboració amb el centre Université Libre de BruxellesHoy en día existe la creencia de que en unos pocos años las actuales Redes Inalámbricas de Sensores estarán presentes en muchas aplicaciones. Mientras estas sigan actuando en la banda sin licencia de ISM 2,4GHz, tendrán que coexistir con otras exitosas tecnologías como Wi-Fi o Bluetooth. En consecuencia, resulta obvio asegurar que la banda en cuestión estará superpoblada en un futuro próximo. Sin embargo y gracias a las nuevas técnicas de Radio Cognitiva, que permitirán la aplicación de un eficiente Acceso al Espectro Dinámico, se conseguirá una distribución racional, dentro del espectro disponible en ese momento y lugar, de las comunicaciones inalámbricas que se estén llevando a cabo. Esta actuación permitirá acceder a frecuencias menos pobladas para poder transmitir con menos interferencias e incluso con menos pérdidas de propagación. A lo largo de este trabajo se va a presentar una arquitectura eficiente, espectralmente hablando, para Redes Inalámbricas de Sensores y Cognitivas. Este esquema desarrolla un protocolo de recolección de datos, para una red con topología de árbol, totalmente escalable y con finalidades genéricas. A través de las pruebas realizadas, podemos afirmar que nuestro esquema, sin alterar el ciclo normal de recolección de datos, puede detectar la presencia de otras Redes Inalámbricas de Sensores y, consecuentemente, migrar la red a nueva frecuencia mientras que todas estas operaciones están ocultas al usuario final. También es eficiente a nivel de energía, ya que no se realizan comprobaciones redundantes de la presencia de otras redes. De esta manera, nuestra propuesta asegura un mejor comportamiento en caso de la existencia de una Red Inalámbrica de Sensores externa, sin realizar operaciones complicadas ni añadiendo más tráfico a la red

Diseño e implementación de un analizador lógico embebido en dispositivos FPGA con interfaz de comunicación ethernet

El continuo desarrollo social y el avance tecnológico, han generado una fuerte y creciente necesidad de desarrollar sistemas hardware cada vez más complejos, que se ajusten a las características de los nuevos sistemas dentro de la industria, y que sean capaces de proporcionar todas las prestaciones que dichos sistemas requieren. Gracias a los dispositivos FPGA (Field Programmable Gate Arrays), los diseñadores hardware son capaces de programar, probar, corregir y ampliar sus diseños, antes de ser fabricados y puestos en marcha, lo que a su vez proporciona mayor seguridad y garantía de un correcto funcionamiento. Para facilitar la tarea de los diseñadores, los proveedores de estos dispositivos no solo han desarrollado varias herramientas software, a través de las cuales se puede realizar la programación y depuración del diseño. Sino que también han diseñado varias placas de desarrollo, sobre las cuales se pueden realizar las pruebas y ensayos, tanto de un diseño hardware como un diseño Software. Una de las herramientas más utilizadas a la hora de realizar dichas pruebas en dispositivos FPGAs, son los analizadores lógicos embebidos o ILA (Integrated logic Analyzer). Estos analizadores lógicos permiten crear una conexión con un sistema de control para realizar la monitorización y depuración de las señales internas del diseño. La conexión con dicho sistema de control se realiza a través de la interfaz JTAG Boundary Scan del dispositivo FPGA. Esta interfaz de comunicación serie es de corto alcance y requiere cortas distancias entre las placas de desarrollo y los sistemas de control. Esto supone un gran problema dentro de las necesidades de la sociedad actual, ya que impide a los diseñadores realizar pruebas y ensayos de forma remota desde cualquier parte del mundo y los limita también en aspectos como el tiempo y recursos. Partiendo de esta base, en el presente proyecto se busca eliminar dichos problemas añadiendo una interfaz de comunicación Ethernet dentro de un diseño en FPGA, que sea capaz de conectarse al núcleo del depurador ILA para recoger y trasmitir los datos adquiridos, a un sistema de control de forma remota. Para ello, se ha realizado un análisis e investigación de las herramientas de depuración que hay en el mercado actual, haciendo hincapié principalmente en las que ofrece el proveedor Xilinx: los núcleos de depuración LogiCore IP ILA y el LocgiCore IP Debug Bridge y la aplicación software xvcServer dentro de las herramientas de Petalinux. Se han estudiado sus características y limitaciones, sus funcionalidades, las configuraciones y requerimientos necesarios, etc. para posteriormente combinarlas de tal forma que pueda crearse un diseño sencillo en FPGA, capaz de cumplir con la necesidad de monitorizar y depurar el sistema de forma remota. Del diseño obtenido se han realizado tres pruebas de conexión en entornos diferentes: Conexión directa a través de cable Ethernet, conexión remota por wifi en una misma red de área local y conexión remota a través de una red VPN (Virtual Private Network) por internet. De cada prueba se han hecho varias depuraciones para observar y comparar las principales diferencias de cada entorno, teniendo en cuenta sobre todo, la estabilidad de la conexión, las velocidades de transmisión de datos y los posibles problemas que puedan llegar a ocurrir dentro de cada red.Etengabeko garapen sozialak eta aurrerapen teknologikoak hardware sistema gero eta konplexuagoak garatzeko premia gero eta handiagoa sortu dute, industria barruko sistema berrien ezaugarrietara egokituko direnak eta sistema horiek eskatzen dituzten prestazio guztiak emateko gai izango direnak. FPGA (Field Programmable Gate Arrays) gailuei esker, hardware diseinatzaileak gai dira beren diseinuak programatu, probatu, zuzendu eta zabaltzeko, fabrikatu eta martxan jarri aurretik, eta horrek, aldi berean, segurtasun eta berme handiagoa ematen du behar bezala funtzionatzeko. Diseinatzaileen lana errazteko, gailu horien hornitzaileek software-tresna bat baino gehiago garatu dituzte, eta horien bidez, diseinua programatu eta araztu daiteke. Horrez gain, hainbat garapen-plaka diseinatu dituzte, eta horien gainean egin daitezke probak eta saiakuntzak, bai hardware-diseinu zein software-diseinu batean. Proba horiek FPGAetan egiteko gehien erabiltzen diren tresnetako bat; analizatzaile logiko txertatuak edo ILA (Integrated logic Analizer) dira. Analizatzaile logiko horiei esker, konexio bat sor daiteke kontrol-sistema batekin, diseinuaren barne-seinaleak monitorizatzeko eta arazteko. Kontrol-sistema horrekiko konexioa FPGA gailuaren JTAG Boundary Scan interfazearen bidez egiten da. Serieko komunikazio-interfaze hori irismen laburrekoa da, eta garapen-plaken eta kontrol-sistemen arteko konexioak distantzia laburrak eskatzen ditu. Hori arazo handia da gaur egungo gizartearen premien barruan, diseinatzaileei munduko edozein leku urrunetik probak eta saiakuntzak egitea eragozten dielako, eta denbora eta baliabide aldetik ere mugatzen dituelako. Egoera horretatik abiatuz, proiektu honetan arazo horiek ezabatu nahi dira Ethernet interfazea gehituz FPGAko diseinu baten barruan, ILA araztegira konektatzeko eta eskuratutako datuak bildu eta urrutiko kontrol-sistema batera transmititzeko gai izan dadin. Horretarako, gaur egungo merkatuan dauden arazketa-tresnak ikertu eta aztertu dira: ezaugarriak, mugak, funtzionalitateak, beharrezko konfigurazioak, eskakizunak, eta abar. Horrela, FPGAn diseinu erraz bat sortu ahal izango da, sistema urrutitik monitorizatzeko eta arazteko beharra betetzeko gai izango dena. Lortutako diseinutik hiru konexio-proba egin dira ingurune desberdinetan: zuzeneko konexioa, Ethernet kablearen bidez; wifi bidezko urruneko konexioa, eremu lokaleko sare berean eta urruneko konexioa, Internet bidezko VPN sare baten bidez (Virtual Private Network). Proba bakoitzetik hainbat arazketa egin dira ingurune bakoitzaren desberdintasun nagusiak behatzeko eta alderatzeko, batez ere kontuan hartuta konexioaren egonkortasuna, datuak transmititzeko abiadurak eta gerta daitezkeen arazoak.The continuous social development and technological advancement has generated a strong and growing need to develop more and more complex hardware systems, which can adjust to the characteristics of one or more systems within the industry and are capable of providing all the features that such systems require. Thanks to Field Programmable Gate Arrays devices or FPGAs, hardware designers are able to program, test, correct and expand their designs, even before being manufactured and commissioned, which in turn provides greater security and guarantee of correct operation. To facilitate the task of designers, the suppliers of these devices have not only developed various software tools through which programming and debugging of the design can be carried out, but also they have designed several development boards, on which tests and trials can be carried out, both of a hardware design and a Software design. One of the most used tools when performing such tests on FPGAs devices are the Integrated logic Analyzer, or ILA. These logic analyzers allow you to create a connection with a control system to perform the monitoring and debugging of the internal signals of the design. The connection with this control system is made through the JTAG Boundary Scan interface of the FPGA device. This serial communication interface has a short-range and requires short distances between development boards and control systems. This is a big problem within the needs of nowadays society, since it prevents designers from carrying out tests and trials remotely from anywhere in the world and also limits them in aspects such as time or resources. Based on this panorama, this project seeks to eliminate these problems by adding an Ethernet interface within an FPGA design, which can connect to the ILA debugger and collecting and transmitting the acquired data to a control system remotely. For this purpose, an analysis and investigation of the debugging tools available in the current market has been carried out, emphasizing mainly those offered by the supplier Xilinx: the debugging cores LogiCore IP ILA and LogiCore IP Debug Bridge and the software application xvcServer within the Petalinux tools. Their characteristics and limitations, functionalities, necessary configurations and requirements have been studied in order to later combine them in such a way that a simple FPGA design capable of fulfilling the need to monitor and debug the system remotely can be created. From the design obtained, three connection tests have been carried out in different environments: Direct connection through Ethernet cable, remote connection by Wi-Fi in the same local area network and remote connection through a Virtual Private Network, VPN, by Internet. Several debugging tests have been made to observe and compare the main differences of each environment, considering above all, the stability of the connection, the speed of data transmission and the different possible problems that may occur within each network

Spectrum-efficient Architecture for Cognitive Wireless Sensor Networks

Projecte realitzat en col.laboració amb el centre Université Libre de BruxellesHoy en día existe la creencia de que en unos pocos años las actuales Redes Inalámbricas de Sensores estarán presentes en muchas aplicaciones. Mientras estas sigan actuando en la banda sin licencia de ISM 2,4GHz, tendrán que coexistir con otras exitosas tecnologías como Wi-Fi o Bluetooth. En consecuencia, resulta obvio asegurar que la banda en cuestión estará superpoblada en un futuro próximo. Sin embargo y gracias a las nuevas técnicas de Radio Cognitiva, que permitirán la aplicación de un eficiente Acceso al Espectro Dinámico, se conseguirá una distribución racional, dentro del espectro disponible en ese momento y lugar, de las comunicaciones inalámbricas que se estén llevando a cabo. Esta actuación permitirá acceder a frecuencias menos pobladas para poder transmitir con menos interferencias e incluso con menos pérdidas de propagación. A lo largo de este trabajo se va a presentar una arquitectura eficiente, espectralmente hablando, para Redes Inalámbricas de Sensores y Cognitivas. Este esquema desarrolla un protocolo de recolección de datos, para una red con topología de árbol, totalmente escalable y con finalidades genéricas. A través de las pruebas realizadas, podemos afirmar que nuestro esquema, sin alterar el ciclo normal de recolección de datos, puede detectar la presencia de otras Redes Inalámbricas de Sensores y, consecuentemente, migrar la red a nueva frecuencia mientras que todas estas operaciones están ocultas al usuario final. También es eficiente a nivel de energía, ya que no se realizan comprobaciones redundantes de la presencia de otras redes. De esta manera, nuestra propuesta asegura un mejor comportamiento en caso de la existencia de una Red Inalámbrica de Sensores externa, sin realizar operaciones complicadas ni añadiendo más tráfico a la red

Survey of Spectrum Sharing for Inter-Technology Coexistence

Increasing capacity demands in emerging wireless technologies are expected to be met by network densification and spectrum bands open to multiple technologies. These will, in turn, increase the level of interference and also result in more complex inter-technology interactions, which will need to be managed through spectrum sharing mechanisms. Consequently, novel spectrum sharing mechanisms should be designed to allow spectrum access for multiple technologies, while efficiently utilizing the spectrum resources overall. Importantly, it is not trivial to design such efficient mechanisms, not only due to technical aspects, but also due to regulatory and business model constraints. In this survey we address spectrum sharing mechanisms for wireless inter-technology coexistence by means of a technology circle that incorporates in a unified, system-level view the technical and non-technical aspects. We thus systematically explore the spectrum sharing design space consisting of parameters at different layers. Using this framework, we present a literature review on inter-technology coexistence with a focus on wireless technologies with equal spectrum access rights, i.e. (i) primary/primary, (ii) secondary/secondary, and (iii) technologies operating in a spectrum commons. Moreover, we reflect on our literature review to identify possible spectrum sharing design solutions and performance evaluation approaches useful for future coexistence cases. Finally, we discuss spectrum sharing design challenges and suggest future research directions