PROTOTIPO DIDÁCTICO DE CONTROL DE MOTORES DE INDUCCIÓN TRIFÁSICOS (DIDACTIC PROTOTYPE FOR 3-PH INDUCTION MOTOR CONTROL)

ResumenEn las instituciones públicas uno de los principales problemas es la falta de equipos con el cual los estudiantes realicen prácticas que les permitan desarrollar competencias en el control de motores eléctricos. El prototipo desarrollado está formado por un módulo versátil para realizar prácticas de laboratorio sobre el control del motor de inducción trifásico utilizando modulación de onda cuadrada de 180º y la técnica SVPWM. El prototipo fue validado empleando técnicas de control con lógica digital básica y el uso de DSPs para las técnicas de control avanzado como la SVPWM logrando obtener frecuencias y tensiones variables para el control óptimo del motor de inducción trifásico.Palabras clave: Variador de velocidad, Accionamiento trifásico, Motor de Inducción trifásico.AbstractIn public institutions, one of the main problems is the lack of equipment with which students carry out practices that allow them to develop skills in the control of electric motors. The developed prototype is formed by a versatile module to perform laboratory practices on the control of the three-phase induction motor using 180º square wave modulation and the SVPWM technique. The prototype was validated using control techniques with basic digital logic and the use of DSPs for advanced control techniques such as SVPWM, obtaining variable frequencies and voltages for optimal control of the three-phase induction motor.Keywords: Variable speed drive, three-phase drive, three-phase induction motor

SISTEMA DE ADQUISICIÓN DE SEÑALES ELECTROCARDIOGRÁFICAS DE BAJO COSTO (LOW-COST SYSTEM FOR ELECTROCARDIOGRAPHIC SIGNAL ACQUISITION )

En el presente artículo se presenta nueva una metodología de bajo costo para la obtención de señales electrocardiográficas de laboratorio usando un electrocardiógrafo (ECG) de propósito general y la tarjeta de sonido estándar de la computadora. Una vez que se adquieren las señales con el ECG, estas son posteriormente filtradas con ayuda del software Adobe Audition 1.5 (AA). Con este método se obtiene una señal de características aceptables, bajo costo y fácil obtención.Palabra(s) clave: bajo costo, filtrado, señal electrocardiográfica, tarjeta de sonido. AbstractIn the present paper, a new low-cost method to obtain raw electrocardiographic (ECG) signals is presented, using a general-purpose electrocardiograph. These signals are later filtered using Adobe Audition 1.5 software (AA). With this method a signal with acceptable features is obtained by an easy way and a low cost.Keywords: electrocardiographic signal, filtering, low-cost, sound card

IMPLEMENTACIÓN EN CHIP VLSI DEL ALGORITMO CORDIC PARA LA SOLUCIÓN DE FUNCIONES TRIGONOMÉTRICAS (VLSI ON-CHIP IMPLEMENTATION OF THE CORDIC ALGORITHM FOR THE SOLUTION OF TRIGONOMETRIC FUNCTIONS)

En este trabajo se presenta una implementación del algoritmo CORDIC en tecnología VLSI con una arquitectura de 16 bits. Se propone una forma simplificada para resolver las funciones trigonométricas básicas por hardware con tiempos de ejecución de entre 16 y 36 ciclos de reloj. El diseño de la arquitectura fue sintetizada para fabricarse en un proceso de tecnología CMOS de 0.5 micras de On Semiconductor sobre una área de 1.88 mm². Este diseño nos habilita la generación de módulos IP aritméticos de alta eficiencia que nos permitirá el desarrollo de algoritmos en chips tipo ASIC indispensables en la línea de investigación de integración de sistemas digitales.Palabra(s) Clave: Diseño VLSI, Funciones trigonométricas, Alliance CAD System, Algoritmo en Hardware. AbstractIn this paper we present an implementation of the CORDIC algorithm in VLSI technology with a 16 bit architecture. A simplified form is proposed to solve the basic trigonometric functions by hardware with execution times of between 16 and 36 clock cycles. The design of the architecture was synthesized to be manufactured in a 0.5 micron CMOS technology process of On Semiconductor over an area of 1.88 mm². This design enables us to generate high efficiency arithmetic IP modules that will allow us to develop algorithms on ASIC-type chips that are indispensable in the digital systems integration research line.Keywords: VLSI Design, Square Root, Alliance CAD System, Algorithm on Chip

FILTRADO SE SEÑALES FONOCARDIOGRÁFICAS MEDIANTE TÉCNICAS DE INTELIGENCIA ARTIFICIAL

ResumenEn este artículo se muestra la implementación de filtros adaptables en el tratamiento de señales fonocardiográficas. Se presenta la aplicación de una metodología para la medición de sonidos cardíacos mediante un sensor piezoeléctrico conectado a la tarjeta de sonido de la computadora. Algunas ventajas que muestra la técnica aquí presentada es la del uso de un sensor de principios de funcionamiento sencillo y de bajo costo, así como de las facilidades de las herramientas de la computación. Se analiza el efecto nocivo del ruido en las señales de medición y la implementación de un método para su tratamiento.Palabra(s) Clave: Algoritmo de los mínimos cuadrádos, filtro adaptable, señal fonocardiográfica, ruido de la medición. FILTERING PHONOCARDIOGRAPHIC SIGNALS USING ARTIFICIAL INTELLIGENCE TECHNIQUES AbstractIn this paper, we show an adaptive filter scheme in phonocardiogram (PCG) signal treatment problem. An applied methodology for heart sound measurement by piezoelectric sensor connected to the computer sound board is presented. Some advantages of the proposed technique are the use of a cheap and simple function sensor and the effectiveness of computing tools. We analyze the harmful noise effect on measured signals and a treatment method applied.Keywords: Adaptive filter, least squares, noise measurement, phonocardiography signal

ANÁLISIS DEL ALGORITMO DE CORRIMIENTO DE FASE DE CUATRO PASOS PARA IMPLEMENTACIONES VLSI (FOUR-STEP PHASE SHIFT ALGORITHM ANALYSIS FOR VLSI IMPLEMENTATIONS)

Resumen   En este artículo se realiza un análisis del algoritmo de corrimiento de fase de cuatro pasos para su implementación en circuito integrado digital. Como resultado de este análisis, estaremos en posibilidades de implementar un microprocesador de aplicación específica optimizado para ejecutar el algoritmo mencionado. Este tipo de algoritmos encuentran su campo de aplicación en reconstrucción tridimensional de objetos mediante la proyección de patrones de franjas corridos en fase. La idea es que siguiendo el procedimiento de análisis aquí presentado al final conoceremos cual es la cantidad mínima de registros que debe contener el procesador y la longitud mínima en bits para representar los datos sin perder precisión en el resultado final. Así mismo, conoceremos las operaciones que la unidad aritmético lógica debe ser capaz de realizar y la cantidad de memoria RAM externa necesaria en nuestro sistema. Este tipo de análisis es un paso previo y necesario a la descripción del procesador mediante un lenguaje de descripción de hardware y la elaboración del plano del circuito integrado con la ayuda de herramientas de síntesis digital. Palabras Clave: algoritmo CORDIC, fase envuelta, síntesis VLSI, reconstrucción 3D. Abstract  This article analyzes the four-step phase shift algorithm for its implementation in a digital integrated circuit. As a result we will be able to implement a specific application microprocessor optimized to execute the aforementioned algorithm. These types of algorithms find their field of application in 3D surface reconstruction by fringe projections techniques. The idea is that following the analysis procedure presented here at the end we will know what is the minimum number of records that the processor must contain and the minimum length in bits is to represent the data without losing precision in the final result. Likewise, we will know the operations that the logical arithmetic unit must be able to perform, and the amount of external RAM needed in our system. This type of analysis is a previous and necessary step to the description of the processor through a hardware description language and the elaboration of the integrated circuit layout with the help of digital synthesis tools.Keywords: 3D-reconstruction, CORDIC algorithm, VLSI synthesis, wrapped phase

VLSI architecture of a Kalman filter optimized for real-time applications

This paper presents a parametrized VLSI architecture for an nstate Kalman filter implementation intended for real-time applications that typically require a sensing rate not far from 300 samples per second. The architecture has been optimized in silicon area and power consumption. This approach has been proved with a fabricated chip using a 0.5μm CMOS technology. The fabricated integrated circuit executes a two-state Kalman filter employing 70K transistors. For a performance of 50 filter iterations/second, the chip requires a clock frequency of 200 KHz where a negligible power consumption of 1.1mWis observed. This performance can be increased up to 176,991 iterations/second at a clock frequency of 20 MHz

VLSI Design with Alliance Free CAD Tools: an Implementation Example

This paper presents the methodology used for a digital integrated circuit\ud design that implements the communication protocol known as Serial Peripheral\ud Interface, using the Alliance CAD System. The aim of this paper is\ud to show how the work of VLSI design can be done by graduate and undergraduate\ud students with minimal resources and experience. The physical\ud design was sent to be fabricated using the CMOS AMI C5 process that features\ud 0.5 micrometer in transistor size, sponsored by the MOSIS Educational\ud Program. Tests were made on a platform that transfers data from\ud inertial sensor measurements to the designed SPI chip, which in turn sends\ud the data back on a parallel bus to a common microcontroller. The results\ud show the efficiency of the employed methodology in VLSI design, as well\ud as the feasibility of ICs manufacturing from school projects that have insufficient\ud or no source of fundin

VLSI architecture of a Kalman filter optimized for real-time applications

This paper presents a parametrized VLSI architecture for an nstate Kalman filter implementation intended for real-time applications that typically require a sensing rate not far from 300 samples per second. The architecture has been optimized in silicon area and power consumption. This approach has been proved with a fabricated chip using a 0.5μm CMOS technology. The fabricated integrated circuit executes a two-state Kalman filter employing 70K transistors. For a performance of 50 filter iterations/second, the chip requires a clock frequency of 200 KHz where a negligible power consumption of 1.1mWis observed. This performance can be increased up to 176,991 iterations/second at a clock frequency of 20 MHz