A Pearson Effective Potential for Monte-Carlo simulation of quantum confinement effects in various MOSFET architectures

A Pearson Effective Potential model for including quantization effects in the simulation of nanoscale nMOSFETs has been developed. This model, based on a realistic description of the function representing the non zero-size of the electron wave packet, has been used in a Monte-Carlo simulator for bulk, single gate SOI and double-gate SOI devices. In the case of SOI capacitors, the electron density has been computed for a large range of effective field (between 0.1 MV/cm and 1 MV/cm) and for various silicon film thicknesses (between 5 nm and 20 nm). A good agreement with the Schroedinger-Poisson results is obtained both on the total inversion charge and on the electron density profiles. The ability of an Effective Potential approach to accurately reproduce electrostatic quantum confinement effects is clearly demonstrated.Comment: 13 pages, 11 figures, 3 table

Approche du potentiel effectif pour la simulation Monte-Carlo du transport électronique avec effets de quantification dans les dispositifs MOSFETs

Today, the MOSFET transistor reaches nanometric dimensions for which quantum effects cannot be neglected anymore. It is thus necessary to develop models able to precisely describe the physical phenomena of electronic transport, and to account for the impact of these effects on the performances of the nanometric transistors. In this context, this work concerns the introduction of the quantization effects into a semi-classical Monte Carlo code for the simulation of electronic transport in MOSFETs devices. With this aim in view, the use of a quantum corrected potential is well suited since this correction can be applied to various transistor architectures without a large increase of CPU time. First of all, we evaluate and identify the limits of the usual effective potential correction. This analysis leads us to propose a novel effective potential formulation based on the improvement of the electron wave-packet representation. Without source-drain bias, this formulation is shown to allow a realistic description of the quantum confinement effects in double-gate, SOI and bulk MOSFETs architectures. Then, comparisons with semi-classical Monte Carlo simulations highlight the impact of the quantum confinement effects on electronic transport in a nanometric double-gate MOSFET. Finally, our novel formulation of quantum corrected potential is validated by obtaining results similar to those of a Monte Carlo/Schrödinger coupled method.Le transistor MOSFET atteint aujourd'hui des dimensions nanométriques pour lesquelles les effets quantiques ne peuvent plus être négligés. Il convient donc de développer des modèles qui, tout en décrivant précisément les phénomènes physiques du transport électronique, rendent compte de l'impact de ces effets sur les performances des transistors nanométriques. Dans ce contexte, ce travail porte sur l'introduction des effets de quantification dans un code Monte-Carlo semi-classique pour la simulation du transport électronique dans les dispositifs MOSFETs. Pour cela, l'utilisation d'un potentiel de correction quantique s'avère judicieuse puisque cette correction s'applique à différentes architectures de transistor sans augmentation considérable du temps de calcul. Tout d'abord, nous évaluons et identifions les limites de la correction par le potentiel effectif usuel. Cette analyse nous conduit à proposer une formulation originale de potentiel effectif s'appuyant sur l'amélioration de la représentation du paquet d'ondes de l'électron. Nous montrons qu'en l'absence de champ électromoteur dans la direction du transport, cette formulation permet une description réaliste des effets de confinement quantique pour des architectures MOSFETs à double ou simple grille, sur substrat SOI et sur silicium massif. Des comparaisons avec des simulations Monte-Carlo semi-classiques mettent en évidence l'impact de ces effets sur le transport électronique dans un transistor MOSFET à double-grille de taille nanométrique. Enfin, notre formulation originale de potentiel de correction quantique est validée par l'obtention de résultats analogues à ceux d'un couplage Monte-Carlo Schrödinger

Approche du potentiel effectif pour la simulation Monte-Carlo du transport électronique avec effets de quantification dans les dispositifs MOSFETs

Le transistor MOSFET atteint aujourd hui des dimensions nanométriques pour lesquelles les effets quantiques ne peuvent plus être négligés. Il convient donc de développer des modèles qui, tout en décrivant précisément les phénomènes physiques du transport électronique, rendent compte de l impact de ces effets sur les performances des transistors nanométriques. Dans ce contexte, ce travail porte sur l introduction des effets de quantification dans un code Monte-Carlo semi-classique pour la simulation du transport électronique dans les dispositifs MOSFETs. Pour cela, l utilisation d un potentiel de correction quantique s avère judicieuse puisque cette correction s applique à différentes architectures de transistor sans augmentation considérable du temps de calcul. Tout d abord, nous évaluons et identifions les limites de la correction par le potentiel effectif usuel. Cette analyse nous conduit à proposer une formulation originale de potentiel effectif s appuyant sur l amélioration de la représentation du paquet d ondes de l électron. Nous montrons qu'en l absence de champ électromoteur dans la direction du transport, cette formulation permet une description réaliste des effets de confinement quantique pour des architectures MOSFETs à double ou simple grille, sur substrat SOI et sur silicium massif. Des comparaisons avec des simulations Monte-Carlo semi-classiques mettent en évidence l impact de ces effets sur le transport électronique dans un transistor MOSFET à double-grille de taille nanométrique. Enfin, notre formulation originale de potentiel de correction quantique est validée par l obtention de résultats analogues à ceux d un couplage Monte-Carlo Schrödinger.Today, the MOSFET transistor reaches nanometric dimensions for which quantum effects cannot be neglected anymore. It is thus necessary to develop models able to precisely describe the physical phenomena of electronic transport, and to account for the impact of these effects on the performances of the nanometric transistors. In this context, this work concerns the introduction of the quantization effects into a semi-classical Monte Carlo code for the simulation of electronic transport in MOSFETs devices. With this aim in view, the use of a quantum corrected potential is well suited since this correction can be applied to various transistor architectures without a large increase of CPU time. First of all, we evaluate and identify the limits of the usual effective potential correction. This analysis leads us to propose a novel effective potential formulation based on the improvement of the electron wave-packet representation. Without source-drain bias, this formulation is shown to allow a realistic description of the quantum confinement effects in double-gate, SOI and bulk MOSFETs architectures. Then, comparisons with semi-classical Monte Carlo simulations highlight the impact of the quantum confinement effects on electronic transport in a nanometric double-gate MOSFET. Finally, our novel formulation of quantum corrected potential is validated by obtaining results similar to those of a Monte Carlo/Schrödinger coupled method.ORSAY-PARIS 11-BU Sciences (914712101) / SudocSudocFranceF

Impact of substrate coupling induced by 3D-IC architecture on advanced CMOS technology

A TCAD-based simulation approach is proposed to study the impact of transient coupling that occurs within a generic 3D integration on 65 nm technology based CMOS devices. This coupling is mainly due to signals applied on redistribution layer (RDL) and through-silicon vias (TSV). These both 3D-inherent metal structures may cause variations on normal operating conditions of advanced devices. Influence of design and technology parameters such as keep-away zone, TSV/RDL isolation oxide thicknesses and remaining silicon thickness are investigated on NMOS transistors, in order to extract application-driven 3D-specific design rules. We also show that significant variations on saturation drain current and especially on leakage current appear each time TSV/RDL-applied signals switch. These current variations are strongly dependent on rise and fall potential ramp times applied on TSV or RDL. Shorter rise or fall ramp time induces a more aggressive coupling on devices. In certain cases, it may be destructive for advanced CMOS technology. Dynamic variations on saturation drain current can be tolerated under specific design rules and process options but those on leakage current are very important compared to static leakage current value, and are of the order of 10-6 A/µm

Further Insights in TFET Operation

International audienceBased on the band diagram analysis and systematic measurements, comprehensive description of the output characteristics of tunnel FETs (TFETs) operation is proposed. We show that both tunneling junctions have to be considered simultaneously to explain TFET behavior correctly. For the first time, we present and investigate in detail untruncated I D (V D ) measurements of TFETs. We prove that competition between the two tunneling junctions explains these experiments. Insights on the links between I D (V G ) and I D (V D ) curves are provided, which reveal the origin of the tunneling current in the device. Our theory also enables to clarify previously reported I D (V D ) results