三次元集積回路におけるチップ間ノイズ結合のその場評価と解析手法に関する研究

博士（工学）神戸大

Développement d’un procédé d’assemblage 3D puce à gaufre de photocapteurs hétérogènes

La taille et la performance des dispositifs électroniques et microélectroniques sont, depuis des dizaines d’années, des sujets sur lesquels un nombre important de chercheurs se penchent. On parle de la loi de Moore dans presque tous les articles scientifiques concernant la microélectronique et on cherche toujours le moyen d’être plus performant. Une des techniques utilisées pour augmenter la densité électronique et améliorer les performances d’un système microélectronique est l’intégration tridimensionnelle de puces. Cette approche est primordiale à l’essor des performances des systèmes photodétecteurs. L’intégration 3D de photodiodes à avalanche monophotoniques (PAMP) sur de l’électronique CMOS est l’objectif de ce projet. Il est donc nécessaire de développer un procédé de microfabrication visant à réaliser une connexion électrique verticale fiable entre deux puces. L’intégration 3D est possible notamment grâce à l’utilisation de la technologie des ICV (interconnexions verticales), couramment appelés TSV (through silicon via) dans le domaine de la microfabrication. La compagnie Aveni a développé un procédé de remplissage de TSV, nommé AquiVia, qui a été indispensable à ce projet. Un procédé plus élaboré de collage inter-puces doit toutefois être développé en addition au remplissage des TSV. Les grandes étapes de ce procédé consistent au retrait du surplus de cuivre laissé par le procédé AquiVia, la connexion du TSV au métal CMOS, l’amincissement de puces, la révélation et passivation du TSV en face arrière, la construction de contacts métalliques en face arrière ainsi que le collage et l’interfaçage de puces. Ces étapes amènent toutes des sous-étapes et préoccupations quant à leur développement. Celles-ci doivent donc être étudiées rigoureusement dans le but final d’obtenir un système fonctionnel intégré en trois dimensions. Ce document présente le développement et les résultats d’un procédé complet de prototypage développé au sein du 3IT (Institut Interdisciplinaire d’Innovation Technologique) sur le campus de l’Université de Sherbrooke