ERHÖHUNG DER BAHNSICHERHEIT DURCH FORMALE METHODEN

The aim of this paper is to demonstrate the current problems of system development and to show, how formal methods can eliminate some of these problems. First the safety procass will be shown with its particioants and their roles as an introduction. In the first chapter the developing phases will be presented from the customer statement of requirements to the system specification, with their classification and deficiencies. In the next chapter the basics of the formal methods in area of test and simulation will be presented detailed with help of applications. Finally the current state of the application of formal methods and the future tasks are sketched

Ein Testmustergenerator unter 16-wertiger Logik mit variabler Fehlermodellierung

Die Mikroelektronik hält zunehmend Einzug in Bereiche unseres täglichen Lebens. Die Abhängigkeit des Menschen von der Technik wächst ständig, und damit kommt der Frage nach deren Zuverlässigkeit eine steigende Bedeutung zu. Diese Frage nach der Zuverlässigkeit stellt sich insbesondere bei der Fertigung hochintegrierter Schaltkreise. Leider ist die Chipfertigung, sich immer an der Grenze des technisch machbaren bewegend, sehr fehleranfällig. Defektraten von über 40% sind im VLSI Bereich keine Seltenheit. Man benötigt darum unbedingt leistungsfähige Verfahren, die gefertigte Chips auf ihre Korrektheit überprüfen, sie also testen. Welche Bedeutung der Fertigungstest in der Chipfertigung einnimmt, zeigt eine Schätzung von Milne [Mil85], nach der heute mehr als 25% der Produktkosten im VLSI Bereich auf den Testvorgang entfallen

Effiziente systematische Testgenerierung für Fahrerassistenzsysteme in virtuellen Umgebungen

Im Fokus dieses Beitrags steht die Entwicklung eines Testkonzepts, welches dazu geeignet ist, mit Hilfe von systematisch-erzeugten virtuellen Testszenarien verschiedene Fahrerassistenzsysteme effizient zu testen und validieren. Um die Anwendbarkeit und zugleich den Nutzen des Testkonzepts beurteilen und sukzessive optimieren zu können, wird das Testverfahren praxisnah angewendet. Hierzu werden exemplarisch aus den beiden Forschungsprojekten UR:BAN-KA und Stadtpilot verschiedene Teilfunktionen herangezogen. Das Konzept testet die Assistenzsysteme durch eine Vielzahl von verschiedenen Szenarien, die sich hinsichtlich einzelner Faktoren voneinander unterscheiden. Hierzu gehören unter anderem verschiedenste Straßengeometrien und -topologien, Verkehrssituationen sowie Umwelteinflüsse. Die einzelnen Parameter der Szenarien werden durch kombinatorische Verfahren variiert und auf diese Weise redundanzarme effiziente Testfälle erzeugt. Das Konzept umfasst ebenfalls eine simulationsgestützte automatisierte Testdurchführung und -auswertung. Realtests können durch das Testkonzept nicht vollständig ersetzt werden, jedoch ist es möglich, die Anzahl der notwendigen Realtests erheblich zu reduzieren. Somit können schon zahlreiche Tests in einer frühen Phase der Entwicklung durchgeführt und die Qualität der Systeme verbessert werden

Vom Eignungstest zum benutzergenerierten Assessment. E-Assessment im Lernmanagementsystem OPAL

Während der letzten Jahre widmete sich das Zentrum für eLearning (Zfe), ein Kompetenzzentrum des Internationalen Hochschulinstitutes (IHI) Zittau und der Fachhochschule Zittau/Görlitz, dem Thema E-Assessment in drei Projekten. Es handelt sich hierbei um die Projekte BegA (Benutzergeneriertes Assessment in OPAL), ETC (Effizienzsteigerung bei der Test- und Contententwicklung) sowie EMiL (Entwicklung von Eignungs- und Qualifikationsmodulen für Masterstudiengänge im Rahmen individualisierter Lehr-und Lernszenarien). In diesem Beitrag werden die Projekte und die dabei gesammelten Erfahrungen vorgestellt. (DIPF/Orig.

A Comprehensive Review on Ontologies for Scenario-based Testing in the Context of Autonomous Driving

The verification and validation of autonomous driving vehicles remains a major challenge due to the high complexity of autonomous driving functions. Scenario-based testing is a promising method for validating such a complex system. Ontologies can be utilized to produce test scenarios that are both meaningful and relevant. One crucial aspect of this process is selecting the appropriate method for describing the entities involved. The level of detail and specific entity classes required will vary depending on the system being tested. It is important to choose an ontology that properly reflects these needs. This paper summarizes key representative ontologies for scenario-based testing and related use cases in the field of autonomous driving. The considered ontologies are classified according to their level of detail for both static facts and dynamic aspects. Furthermore, the ontologies are evaluated based on the presence of important entity classes and the relations between them

Towards a Scenario-Based Assessment Method for Highly Automated Driving Functions

Current research into highly automated driving (HAD) functions aims to support drivers in various situations. These functions are devised to master different scenarios including traffic participants and environmental conditions. The challenge in this context is to guarantee a fault free operation within this indefinite number of scenarios and estimate the risk of a collision caused by driverless vehicles. Current risk assessment methods are not capable of assessing the performance of the HAD functions within the scenario space. This lack of valid assessment methods motivated the setting up of research partnerships such as the German PEGASUS project in order to measure the improvement of traffic safety. In this research we communicate our method for validating the scenario space using multiple test domains. The first part discusses the requirements towards a scenario description, transferring the test space into a scenario-depending representation which enables the comparison of scenarios across test domains. The second part introduces an evaluation system based on key performance indices for functional, legislative, and system dependent criteria regarding the HAD functions thus determining the performance per scenario. The paper concludes with the proposal of a novel approach towards how highly automated driving functions can benefit online from the evaluation process during drive time

Mathematical Definitions of Scene and Scenario for Analysis of Automated Driving Systems in Mixed-Traffic Simulations

This paper introduces a unified mathematical definition for describing commonly used terms encountered in systematical analysis of automated driving systems in mixed-traffic simulations. The most significant contribution of this work is in translating the terms that are clarified previously in literature into a mathematical set and function based format. Our work can be seen as an incremental step towards further formalisation of Domain-Specific-Language (DSL) for scenario representation. We also extended the previous work in the literature to allow more complex scenarios by expanding the model-incompliant information using set-theory to represent the perception capacity of the road-user agents. With this dynamic perception definition, we also support interactive scenarios and are not limited to reactive and pre-defined agent behavior. Our main focus is to give a framework to represent realistic road-user behavior to be used in simulation or computational tool to examine interaction patterns in mixed-traffic conditions. We believe that, by formalising the verbose definitions and extending the previous work in DSL, we can support automatic scenario generation and dynamic/evolving agent behavior models for simulating mixed traffic situations and scenarios. In addition, we can obtain scenarios that are realistic but also can represent rare-conditions that are difficult to extract from field-tests and real driving data repositories

Modellierung und automatische Generierung von FPGA-basierten Testinstrumenten für den strukturellen Leiterplattentest

Neue Bauformen von Schaltkreisen wie BGAs führen zu sinkenden Möglichkeiten des optischen und mechanischen Testzugriffs und stellen Testsysteme vor Probleme bei der Testbarkeit von Verbindungen zwischen ICs auf Leiterplatten. Damit verbunden sind eine reduzierte Testabdeckung und steigende Kosten. Besonders für FPGAs fehlen geeignete Methoden, bei denen sich das Testsystem automatisch den Gegebenheiten der zu testenden Leiterplatte anpasst. Diese Dissertation beschäftigt sich mit dem Problem des FPGA-basierten Testens. Das vorgestellte Konzept nutzt ausschließlich vorhandene Ressourcen des FPGAs, um Testalgorithmen in dessen Logik zu implementieren und erhöht die Herstellungskosten der Leiterplatte nicht. Die Ressourcen des FPGAs stehen während der Testphase exklusiv für das Testen zur Verfügung. Ausgehend vom Stand der Technik nicht-invasiver elektrischer Verfahren für Leiterplattentests werden aktuelle Ansätze und Methoden miteinander verglichen. Aus deren Stärken und Schwächen wird eine detaillierte Zielstellung für diese Dissertation erarbeitet. Es wird eine Methode zur Generierung von Testinstrumenten für das FPGA-basierte Testen vorgestellt, die die Ausführung von Testalgorithmen in den FPGA verlagern und eine vergleichbare oder bessere Testabdeckung sowie Testgeschwindigkeit als etablierte Verfahren liefert, ohne dafür auf manuelle Eingriffe bei der Generierung angewiesen zu sein. Im Rahmen eines Lösungsansatzes wird neben der Testsystemarchitektur eine Modellierung für die an den Verbindungstests beteiligten Schaltkreise vorgestellt. Hierbei wird die Ausführung der Testalgorithmen im FPGA entweder in Software auf einem softcore-basierten Prozessor oder direkt in Hardware als diskrete Logik in einem sogenannten Co-Prozessor ermöglicht. Mit der Methode ist es möglich jeden Schaltkreis getrennt und unabhängig von der Art seiner späteren Implementierung und den konkreten Gegebenheiten des Prüflings zu modellieren. Die Generierung aller nötigen Bestandteile in Software und Hardware, wie auch deren Integration zu einem Testinstrument erfolgen dabei vollständig automatisch. Kern der Arbeit ist die Modellierung und Generierung für eingebettete Testinstrumente, die auf der Testsystemarchitektur basieren. Der Fokus wird dabei auf die zeitlich korrekte Ansteuerung der an den Verbindungstests beteiligten Schaltkreise gelegt, ohne dabei eine konkrete Implementierung vorzugeben. In Untersuchungen wird die Generierung von Testinstrumenten für verschiedene Schaltkreise betrachtet. Die Ergebnisse belegen die Leistungsfähigkeit der vorgestellten Methode zur automatischen Generierung von FPGA-basierten Testinstrumenten und zeigen eine signifikante Beschleunigung des FPGA-basierten Verbindungstests.New types of cases for integrated circuits like BGAs are leading to a decreased optical and mechanical test access. They are causing problems for test systems when testing connections between integrated circuits on printed circuit boards. This causes decreasing test coverage and increasing test costs. Especially for FPGAs some appropriate methods that automatically adapt the test system to the conditions of the printed circuit board are missing. This thesis is about the problems of FPGA-based testing. The presented concept solely uses available resources of the FPGA to transfer test algorithms from external test equipment into the programmable logic of the FPGA and therefore does not increase the production costs of the printed circuit board. The resources of the FPGA are exclusively used for testing during the test phase. Based on state-of-the-art non-invasive electrical methods for printed circuit boards with FPGAs current approaches are compared and analyzed. From the strengths and weaknesses of the considered methods a detailed description of the goals that should be achieved with this thesis is discussed. A method for the generation of so called test instruments for FPGA-based testing is presented. This method transfers the execution of test algorithms into the FPGA and has a similar or better test coverage as well as test speed compared to the well-established techniques without the need for any manually actions when generating such systems. Besides the chosen test system architecture the modeling of integrated circuits that are part of the connection test is presented. The test system architecture allows the execution of test algorithms either in software on a soft-core processor or directly in dedicated logic, so called co-processors. With this method it is possible to model each integrated circuit independent of each other and also independent of the implementation in software or hardware. The generation of all software and hardware parts of the test system is done fully automatically. Central element of this thesis is the modeling and generation of embedded test instruments, based on the presented test system architecture. The focus is on the timing-correct control routines of the integrated circuits that are part of the connection test. All parts of the test system should be modeled independent of each other and without knowledge about the use case. In experiments the generation of test instruments for different integrated circuits is carried out. These experiments prove the performance of the proposed methods for automatic generation of FPGA-based test instrument and show a significant speed-up for FPGA-based tests of printed circuit boards