Modelling and evaluation of load and performance control mechanisms of B-ISDN/ATM switching systems

Behandelt wird die Problematik der Last- und Leistungsregelung im Kontext der ATM-basierten Breitband-Vermittlungstechnik.Objective of this thesis are load control and performance control concepts for broadband switching systems. Focus is the services integrating network technology B-ISDN using ATM as transfer mode. The studied mechanisms and concepts are principally of generic nature. Specifically they are designed within the envisaged context of B-ISDN, due to its extensive vision with respect to service integration, Quality of Service (QoS) support and ATM bearer capabilities. Area of application is implicitly the network control plane, but interactions between user and control plane have to be considered, too. The prime scope are switching nodes between access and core network domain, i.e., B-ISDN switches which have to provide user-to-network and network-to-network signalling protocol functions. Thus, beside service distinction call type differentiation is also covered due to the considered network positioning

Konzeption und Implementierung eines Applikationsservers für linguistische Anwendungen

Das Projekt 'Deutscher Wortschatz' wurde Anfang der 90er Jahre am Institut für Informatik der Universität Leipzig begonnen und stellt mittlerweile eine der umfangreichsten korpuslinguistischen Datensammlungen zur deutschen Sprache dar. Der zunehmende Umfang der Sammlung und die wachsende Akzeptanz durch verschiedene Anwender aus Forschung und Wirtschaft zeigen deutlich die Grenzen der gegenwärtig verwendeten Architektur im Hinblick auf Skalierbarkeit, Performanz und Verfügbarkeit auf. Diese Diplomarbeit beschreibt die Konzeption und Implementierung eines linguistischen Applikationsservers, der als Plattform für korpuslinguistische Anwendungen eingesetzt werden kann und insbesondere auf die Bedürfnisse des Projektes ``Deutscher Wortschatz'' ausgerichtet ist. Dabei handelt es sich um eine auf mehrere Rechner verteilbare, plattformneutrale Anwendung, die skalierbar ist, eine hohe Verfügbarkeit aufweist und die transparente Integration neuer Anwendungen ermöglicht. Dabei stehen die Belange linguistischer Software im Vordergrund, obwohl der Einsatz des Systems auch in anderen Aufgabenbereichen denkbar ist. Der konzeptionelle Teil der Arbeit beschreibt zunächst die Besonderheiten und Eigenschaften, die linguistische Systeme, insbesondere solche, die mit großen Korpora arbeiten, besitzen und leitet daraus Forderungen ab, die eine Entwicklungsumgebung erfüllen muß, um diese Anwendungsklasse zu unterstützen. Ein weiterer Schwerpunkt ist die Analyse und Begriffsdefinition der Klasse der Applikationsserver -- eine neue Softwaregattung die sich in einer eigenen Schicht zwischen System- und Anwendungssoftware ausgebildet hat. Im Hinblick auf den Einsatz in einem PC-Cluster fließen in die Konzeption eines linguistischen Applikationsservers auch Aspekte verteilter Systeme ein, die beim Entwurf des Systems berücksichtigt werden. Die Vorstellung der Implementierung des vorgeschlagenen Konzepts bildet den zweiten, umfangreicheren Teil der Arbeit und stellt dem Projekt 'Deutscher Wortschatz' ein neues Werkzeug zur Verfügung, das die Entwicklung verteilter, linguistischer Anwendungen erleichtert und die hohe Leistungsfähigkeit der Clusterarchitektur ausnutzt. Außerdem wird mit der Realisierung des vorgeschlagenen Konzepts dessen Praktikabilität nachgewiesen und damit gezeigt, wie in der Zukunft komplexe linguistische Softwaresysteme aufgebaut sein könnten

Netzwerk-Management und Hochgeschwindigkeits- Kommunikation. Teil XVI. Seminar SS 1997

Der vorliegende Interne Bericht enthält die Beiträge zum Seminar "Netzwerk-Management und Hochgeschwindigkeits-Kommunikation", das im Sommersemester 1998 zum achtzehnten Mal stattgefunden hat. Die Themenauswahl kann grob in folgende 3 Blöcke gegliedert werden: 1. Der erste Block ist Fragen der effizienten Kommunikation mittels ATM (Asynchronous Transfer Mode) gewidmet. Dabei stehen Vorschläge für eine Verbesserung der Handhabung von Gruppenkommunikation sowie Verfahren für sogenannte parallele Pfade im Vordergrund. Ein weiterer Beitrag in diesem Block erläutert ein integriertes Modell zur benutzergerechten Unterstützung der Dienstgüte in ATM-Netzen. Weiterhin wird eine Technik vorgestellt, um IP-basierte Kommunikation mittels ATM-Switching effizienter zu gestalten. 2. Ein zweiter Block behandelt Verfahren zur Unterstützung der Dienstgüte im IP basierten Internet. Ein Ansatz beschäftigt sich mit der Problematik, dienstgü- teunterstützende Mechanismen auch im LAN-Bereich zur Verfügung zu stellen. Ein weiterer Ansatz definiert Konzepte, um eine möglichst einfach und schnell zu realisierende Unterstützung von Diensten mit unterschiedlicher Charakteristiken zu erreichen. 3. Der dritte Block umfasst den Themenbereich Sicherheit im Internet. Es werden mehrere Protokolle vorgestellt und verglichen, die zur Schlüsselverwaltung in der IP-Sicherheitsarchitektur dienen

Architektur vernetzter Systeme. Seminar

This technical report comprises student papers within assignments for the seminar ``Architektur vernetzter Systeme\u27\u27. It took place at the Institute of Telematics of the University of Karlsruhe in summer 1999. Main topics for discussion contained CORBA extensions, tools and systems for mobile applications and also optimization concepts for large distributed systems

Paketverarbeitende Systeme – Algorithmen und Architekturen für hohe Verarbeitungsgeschwindigkeiten

Paketverarbeitende Systeme basieren auf zwei wichtigen Bereichen: der eigentlichen Paketverarbeitung und der Paketklassifizierung. Zur Optimierung der Paketverarbeitung wurde eine FPGA-basierte Architektur für funktionale Module entwickelt, auf deren Basis verschiedene Funktionen für den Einsatz im Teilnehmerzugangsnetzwerk realisiert wurden. Hash-basierte Klassifizierungsalgorithmen und –architekturen sind grundsätzlich für die Paketklassifizierung geeignet. Zur Optimierung dieser Klasse von Algorithmen wurde eine evolvierbare Hashfunktionsarchitektur entwickelt.Packet processing systems base on two important areas: ultimate packet and packet classification. For optimization of packet processing an FPGA-based architecture for functional modules has been developed. For application in Access Network, different functional modules have been developed. Hash-based classification algorithms and architectures are appropriate for fast packet classification. For optimization of this class of algorithms, an evolvable architecture for hash functions has been developed

Architekturen für Ethernet-basierte Teilnehmerzugangsnetzwerke und deren Umsetzung in Hardware

Die zunehmende Komplexität makroskopischer Telekommunikationsnetze und mikroskopischer On-Chip-Kommunikationsstrukturen resultiert in zahlreichen Problemen, z.B. bzgl. Sicherheit und Skalierbarkeit. Diese Arbeit stellt einerseits verschiedene Mechanismen für Ethernet-basierte Internet-Teilnehmerzugangsnetze vor. Andererseits wurde eine Network-on-Chip-basierte Kommunikationsstruktur entwickelt, welche in System-on-Chip-Hardwaresystemen zur performanten und skalierbaren Datenverarbeitung genutzt wird. Alle Ansätze werden als voll funktionsfähige Prototypen auf FPGA-Basis präsentiert

Three-Dimensional Processing-In-Memory-Architectures: A Holistic Tool For Modeling And Simulation

Die gemeinhin als Memory Wall bekannte, sich stetig weitende Leistungslücke zwischen Prozessor- und Speicherarchitekturen erfordert neue Konzepte, um weiterhin eine Skalierung der Rechenleistung zu ermöglichen. Da Speicher als die Beschränkung innerhalb einer Von-Neumann-Architektur identifiziert wurden, widmet sich die Arbeit dieser Problemstellung. Obgleich dreidimensionale Speicher zu einer Linderung der Memory Wall beitragen können, sind diese alleinig für die zukünftige Skalierung ungenügend. Aufgrund höherer Effizienzen stellt die Integration von Rechenkapazität in den Speicher (Processing-In-Memory, PIM) ein vielversprechender Ausweg dar, jedoch existiert ein Mangel an PIM-Simulationsmodellen. Daher wurde ein flexibles Simulationswerkzeug für dreidimensionale Speicherstapel geschaffen, welches zur Modellierung von dreidimensionalen PIM erweitert wurde. Dieses kann Speicherstapel wie etwa Hybrid Memory Cube standardkonform simulieren und bietet zugleich eine hohe Genauigkeit indem auf elementaren Datenpaketen in Kombination mit dem Hardware validierten Simulator BOBSim modelliert wird. Ein eigens entworfener Simulationstaktbaum ermöglicht zugleich eine schnelle Ausführung. Messungen weisen im funktionalen Modus eine 100-fache Beschleunigung auf, wohingegen eine Verdoppelung der Ausführungsgeschwindigkeit mit Taktgenauigkeit erzielt wird. Anhand eines eigens implementierten, binärkompatiblen GPU-Beschleunigers wird die Modellierung einer vollständig dreidimensionalen PIM-Architektur demonstriert. Dabei orientieren sich die maximalen Hardwareressourcen an einem PIM-Beschleuniger aus der Literatur. Evaluiert wird einerseits das GPU-Simulationsmodell eigenständig, andererseits als PIM-Verbund jeweils mit Hilfe einer repräsentativ gewählten, speicherbeschränkten geophysikalischen Bildverarbeitung. Bei alleiniger Betrachtung des GPU-Simulationsmodells weist dieses eine signifikant gesteigerte Simulationsgeschwindigkeit auf, bei gleichzeitiger Abweichung von 6% gegenüber dem Verilator-Modell. Nachfolgend werden innerhalb dieser Arbeit unterschiedliche Konfigurationen des integrierten PIM-Beschleunigers evaluiert. Je nach gewählter Konfiguration kann der genutzte Algorithmus entweder bis zu 140GFLOPS an tatsächlicher Rechenleistung abrufen oder eine maximale Recheneffizienz von synthetisch 30% bzw. real 24,5% erzielen. Letzteres stellt eine Verdopplung des Stands der Technik dar. Eine anknüpfende Diskussion erläutert eingehend die Resultate.The steadily widening performance gap between processor- and memory-architectures - commonly known as the Memory Wall - requires novel concepts to achieve further scaling in processing performance. As memories were identified as the limitation within a Von-Neumann-architecture, this work addresses this constraining issue. Although three-dimensional memories alleviate the effects of the Memory Wall, the sole utilization of such memories would be insufficient. Due to higher efficiencies, the integration of processing capacity into memories (so-called Processing-In-Memory, PIM) depicts a promising alternative. However, a lack of PIM simulation models still remains. As a consequence, a flexible simulation tool for three-dimensional stacked memories was established, which was extended for modeling three-dimensional PIM architectures. This tool can simulate stacked memories such as Hybrid Memory Cube standard-compliant and simultaneously offers high accuracy by modeling on elementary data packets (FLIT) in combination with the hardware validated BOBSim simulator. To this, a specifically designed simulation clock tree enables an rapid simulation execution. A 100x speed up in simulation execution can be measured while utilizing the functional mode, whereas a 2x speed up is achieved during clock-cycle accuracy mode. With the aid of a specifically implemented, binary compatible GPU accelerator and the established tool, the modeling of a holistic three-dimensional PIM architecture is demonstrated within this work. Hardware resources used were constrained by a PIM architecture from literature. A representative, memory-bound, geophysical imaging algorithm was leveraged to evaluate the GPU model as well as the compound PIM simulation model. The sole GPU simulation model depicts a significantly improved simulation performance with a deviation of 6% compared to a Verilator model. Subsequently, various PIM accelerator configurations with the integrated GPU model were evaluated. Depending on the chosen PIM configuration, the utilized algorithm achieves 140GFLOPS of processing performance or a maximum computing efficiency of synthetically 30% or realistically 24.5%. The latter depicts a 2x improvement compared to state-of-the-art. A following discussion showcases the results in depth