Synchronisation conjointe rythme et phase en CDMA optimisée dans un contexte multi-utilisateur

- Ce papier traîte du problème de la synchronisation conjointe rythme et phase pour des signaux CDMA en environnement multi-utilisateur. Nous proposons une nouvelle version d'un algorithme standard de synchronisation optimisé pour un contexte multi-utilisateur. L'amélioration va porter sur la boucle la plus sensible aux interférences, la boucle de récupération de rythme. L'optimisation consiste à insérer un préfiltre dans cette boucle et à calculer ses coefficients de manière à minimiser la variance du retard estimé. La résolution de ce problème de minimisation avec la méthode des multiplicateurs de Lagrange conduit à une expression analytique des coefficients du préfiltre. Les performances de l'algorithme optimisé sont ensuite mises en évidence à l'aide d'une simulation. Le principal résultat de cette analyse est qu'un préfiltre même de petite taille permet d'augmenter les performances de la récupération de rythme, mais aussi de la récupération de phase du fait de l'interaction de ces deux tâches

Conditional maximum likelihood timing recovery: estimators and bounds

This paper is concerned with the derivation of new estimators and performance bounds for the problem of timing estimation of (linearly) digitally modulated signals. The conditional maximum likelihood (CML) method is adopted, in contrast to the classical low-SNR unconditional ML (UML) formulation that is systematically applied in the literature for the derivation of non-data-aided (NDA) timing-error-detectors (TEDs). A new CML TED is derived and proved to be self-noise free, in contrast to the conventional low-SNR-UML TED. In addition, the paper provides a derivation of the conditional Cramér–Rao Bound (CRB ), which is higher (less optimistic) than the modified CRB (MCRB) [which is only reached by decision-directed (DD) methods]. It is shown that the CRB is a lower bound on the asymptotic statistical accuracy of the set of consistent estimators that are quadratic with respect to the received signal. Although the obtained bound is not general, it applies to most NDA synchronizers proposed in the literature. A closed-form expression of the conditional CRB is obtained, and numerical results confirm that the CML TED attains the new bound for moderate to high Eg/No.Peer Reviewe

Génération et synchronisation des horloges pour un système micro-ondes 1024 QAM

Un récepteur QAM doit échantillonner le signal modulé reçu une fois par symbole. L'échantillonnage doit se faire au moment idéal, au centre de "l'oeil". Lorsque du bruit de phase corrompt les horloges à l'émetteur et au récepteur, l'oeil apparaît plus fermé, dégradant les performances théoriques du système de communication. Les systèmes QAM à haut niveau sont très sensibles au bruit de phase sur les horloges. Ce mémoire propose un système de génération et synchronisation des horloges adapté aux communications QAM à haut niveau, minimisant le bruit de phase. Le système est basé sur deux boucles à verrouillage de phase numériques. La boucle à l'émetteur contient un diviseur de fréquence fractionnaire par conversion sigma-delta afin d'obtenir une bonne résolution de la fréquence en sortie sans sacrifier la largeur de bande de la boucle. La boucle au récepteur comporte un préfiltre numérique de mise en forme du signal minimisant le bruit de phase généré par la boucle. Le circuit de génération d'horloge a été entièrement réalisé sur une plateforme de développement avec FPGA. Le spectre théorique du bruit de phase de ce circuit est d'abord calculé en prenant en considération chaque source de bruit. Les calculs théoriques sont comparés aux spectres relevés en pratique, confirmant la validité des équations développées dans ce travail

Nuevas implementaciones digitales de sincronismos de BIT y portadora en Módem CPM

Las técnicas digitales aplicadas a receptores y transmisores están imponiéndose a las convencionales técnicas analógicas por las diversas ventajas que supone. En este sentido se impone una investigación con el fin de desarrollar dichas técnicas o mejorarlas en algún aspecto. La idea principal que engloba esta Tesis Doctoral es precisamente la indagación en algunas de dichas técnicas, su análisis, caracterización y aplicación a dos casos concretos. En un primer momento se han caracterizado dos canales de comunicaciones donde se pretende hacer uso de las técnicas a desarrollar. Este es un aspecto importante para conocer las condiciones reales en que deberán operar los algoritmos y cómo pueden verse afectados. Los canales que se caracterizan corresponden al establecido para satélites de órbita baja y el formado por las líneas de distribución de media tensión. En segundo lugar se ha realizado una descripción del tipo de modulación que se pretende emplear en los canales (GMSK) y se ha tratado de obtener una estructura del receptor con la menor complejidad posible. Basándose en una descripción de la modulación mediante una aproximación que da lugar a un modelo lineal, se desarrolla un receptor lineal de estructura sencilla y con unas prestaciones razonables, suponiendo una gran ventaja. Una vez descrita la estructura del receptor en el cual se van a emplear los algoritmos, se tratan dos aspectos cruciales en los receptores: la sincronización de portadora y el sincronismo de bit. Las técnicas que se desarrollan parten de la idea de su integración en un receptor totalmente digital. Son técnicas de procesado digital de señales. Se aborda el problema de la sincronización de portadora dando como solución diversos algoritmos que operan basándose en diferentes principios y obtienen diferentes características. Se destacan las ventajas e inconvenientes de cada uno de ellos y se presentan resultados de su funcionamiento. Respecto a la sincronización de bit se aborda el caso del empleo de interpoladores basados en la interpolación matemática para tal fin. Se trata de una técnica de cambio de velocidad de muestreo de forma dinámica para que las muestras de salida estén situadas en los instantes de muestreo óptimos. El interpolador lleva asociados un detector de error de sincronismo de bit y un sistema de control del interpolador. En el caso del detector de error se ha partido de la premisa de obtener un detector sencillo, de baja carga computacional y eficiente. El algoritmo se ha basado en el cruce por cero de la señal en las alternancias