High- speed- Low-Power Viterbi Decoder Design

High - speed, low - power design of Viterbi decoders for trellis coded modulation (TCM) systems is presented in this paper. It is well known that the Viterbi decoder (VD) is the dominant module determining the overall power consumption of TCM decoders. We propose a pre - computation architecture incorporated with - algorithm for VD, which can effectively reduce the power consumption without degrading the decoding speed much. A general solution to derive the optimal pre - computation steps is also given in the paper. Implementation result of a VD for a rate - 3/4 convolutional code used in a TCM system shows that compared with the full trellis VD, the precomputation architecture reduces th e power consumption

Coordinated design of coding and modulation systems

The joint optimization of the coding and modulation systems employed in telemetry systems was investigated. Emphasis was placed on formulating inner and outer coding standards used by the Goddard Spaceflight Center. Convolutional codes were found that are nearly optimum for use with Viterbi decoding in the inner coding of concatenated coding systems. A convolutional code, the unit-memory code, was discovered and is ideal for inner system usage because of its byte-oriented structure. Simulations of sequential decoding on the deep-space channel were carried out to compare directly various convolutional codes that are proposed for use in deep-space systems

A FRAMEWORK TO DECREASE POWER CONSUMPTION IN DECODING

We advise a pre-computation architecture added to -T-formula for VD, which could effectively lessen the power consumption without degrading the decoding speed much. High-speed, low-power style of Viterbi decoders for trellis coded modulation (TCM) systems is presented within this paper. It is known the Viterbi decoder (VD) may be the dominant module figuring out the general power use of TCM decoders. An over-all means to fix derive the perfect pre-computation steps can also be succumbed the paper. Implementation consequence of a VD for any rate-3/4 convolution code utilized in a TCM system implies that in contrast to the entire trellis VD, the precomputation architecture cuts down on the power consumption up to 70% without performance loss, as the degradation in clock speed is minimal. To beat this drawback, two variations from the T-formula happen to be suggested: the relaxed adaptive VD, which implies utilizing a believed optimal PM, rather to find the actual one each cycle and also the limited-search parallel condition VD according to scarce condition transition (SST)

Systementwurf mit Zuverlässigkeitsinformation für mobile Festplatten mit hoher Datendichte

Der zunehmende Einsatz von Festplatten in mobilen Geräten erfordert neue Entwurfsmethoden. Zu den Zielen bei der Entwicklung einer Festplatte für den stationären Betrieb, wie Signalzuverlässigkeit, Speicherkapazität, Datenübertragungsrate und Kosten, kommt mit der Verlustleistung der eingesetzten Schaltungen ein weiterer Parameter hinzu. In dieser Arbeit wird ein Konzept für den Entwurf der signalverarbeitenden Komponenten einer mobilen Festplatte, dem so genannten Lesekanal, präsentiert. Da die Entwicklungsziele im Konflikt zueinander stehen, wird ein systemübergreifender Ansatz gewählt, bei dem die Abhängigkeiten zwischen den unterschiedlichen Zielen berücksichtigt werden. Um wachsenden Anforderungen an die Signalzuverlässigkeit aufgrund immens steigender Datendichten gerecht zu werden, wird bei den eingesetzten Verfahren die so genannte Zuverlässigkeitinformation verwendet. Diese während der Detektion berechnete Zusatzinformation ist ein Maß für die Fehlerwahrscheinlichkeit der gelesenen Daten. Mit ihrer Hilfe kann die Leistung der eingesetzten Algorithmen verbessert und dadurch die Fehlerrate deutlich abgesenkt werden. Der Nachteil dieses Verfahrens liegt jedoch in der hohen Komplexität der eingesetzten Algorithmen, die darüber hinaus an die Besonderheiten eines magnetischen Kanals angepasst werden müssen. In dieser Arbeit werden verschiedene Varianten zur Integration von Zuverlässigkeitsinformation in einen magnetischen Kanal verfolgt, bei denen die Komplexität der eingesetzten Algorithmen und Schaltungen so gering wie möglich gehalten werden soll. Zu diesem Zweck werden bekannte, verlustleistungsarme Verfahren zum Teil um die Fähigkeit zur Ausgabe oder Weiterverarbeitung von Zuverlässigkeitsinformation erweitert oder existierende Verfahren für die Verwendung auf dem magnetischen Kanal optimiert. Mit einem systemübergreifenden Ansatz wird ein Lesekanal entworfen, bei dem die Komplexitätserhöhung aufgrund der Modifikationen an anderer Stelle durch Vereinfachungen wieder kompensiert wird. Neben dem leistungsfähigen Konzept der Signalraumdetektion, das um die Ausgabe von Zuverlässigkeitsinformation erweitert wird, kommen die bei Datenspeichern weit verbreiteten, fehlerkorrigierenden Reed-Solomon Codes zum Einsatz. Ein zusätzlicher, innerer Parity-Check Code dient sowohl als Modulationscode, als auch - in Verbindung mit der Zuverlässigkeitsinformation des Detektors - zur Verbesserung der Fehlerkorrektur. Der vorgestellte Kanal erreicht durch diese Ma?nahmen eine deutlich niedrigere Fehlerrate. Des Weiteren wird die Eignung für zukünftige mobile Festplatten gezeigt, da der Lesekanal unempfindlich auf die bei hohen Datendichten verstärkt auftretenden Störgrößen, wie zum Beispiel Transitionsrauschen, reagiert

High-Speed Low-Power Viterbi Decoder Design for TCM Decoders

High-speed, low-power design of Viterbi decoders for trellis coded modulation (TCM) systems is presented in this paper. It is well known that the Viterbi decoder (VD) is the dominant module determining the overall power consumption of TCM decoders. We propose a pre-computation architecture incorporated with T-algorithm for VD, which can effectively reduce the power consumption without degrading the decoding speed much. A general solution to derive the optimal pre-computation steps is also given in the paper. Implementation result of a VD for a rate-3/4 convolutional code used in a TCM system shows that compared with the full trellis VD, the pre-computation architecture reduces the power consumption by as much as 70% without performance loss, while the degradation in clock speed is negligible.This is the author's peer-reviewed final manuscript, as accepted by the publisher. The published article is copyrighted by IEEE and can be found at: http://ieeexplore.ieee.org/xpl/tocresult.jsp?isnumber=6257480. ©2012 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other users, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works for resale or redistribution to servers or lists, or reuse of any copyrighted components of this work in other works.Keywords: Trellis coded modulation (TCM), Viterbi decoder, VLS