Real-time image processing using dynamic reconfiguration paradigm : architecture and programming

The ARDOISE1 project’s aim is demonstrating the interest of the dynamic reconfiguration paradigm in systems associating strong real-time constraints and inconstancy of treatments. At this time, ARDOISE is the only dynamically reconfigurable architecture developed in France. A prototype of ARDOISE has been realized and tested in real situation which implements this concept. This article presents the final results of the ARDOISE project : the test architecture, generic metrics driving the development of applications, software suite for compilation and real-time management of the configurations. An example of an image processing application that uses our methodology is given.Le projet ARDOISE1 vise à démontrer l'intérêt des architectures matérielles à reconfiguration dynamique (RD) dans les systèmes associant contraintes temps réel fortes et versatilité des traitements. À l'heure actuelle, ARDOISE est la seule architecture développée en France, dont un prototype a effectivement été réalisé et testé en situation réelle, qui mette en oeuvre ce concept. Cet article présente les principaux résultats obtenus : définition d'une architecture de test, définition de métriques génériques guidant le paramétrage de mise en oeuvre de la RD, stratégies de partitionnement des algorithmes sur le matériel, outils de compilation et de gestion temps réel des configurations, test sur une gestion dynamique de traitements d'images temps réel

Modélisation et réalisation de la couche physique du système de communication numérique sans fil, WiMax, sur du matériel reconfigurable

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal

Développement d'estimateurs de performance pour des applications de co-design matériel/logiciel

Survol des différentes stratégies d'optimisation -- Les méthodes d'évaluation de performance -- Les architectures matérielles -- Les stratégies de partitionnement -- Le choix de la méthodologie suivie -- La méthodologie de Co-Design matériel/logiciel -- Les spécifications du système -- La structure logicielle de l'outil d'analyse -- Les métriques de performance -- L'approche suivie -- Les métriques de performance -- La fonction paramétrique -- L'algorithme de partitionnement -- Les résultats et analyses -- Paramètres initiaux

Exploration d'architectures génériques sur FPGA pour des algorithmes d'imagerie multispectrale

Les architectures multiprocesseur sur puce (MPSoC) basées sur les réseaux sur puce (NoC) constituent une des solutions les plus appropriées pour les applications embarquées temps réel de traitement du signal et de l image. De part l augmentation constante de la complexité de ces algorithmes et du type et de la taille des données manipulées, des architectures MPSoC sont nécessaires pour répondre aux contraintes de performance et de portabilité. Mais l exploration de l espace de conception de telles architectures devient très coûteuse en temps. En effet, il faut définir principalement le type et le nombre des coeurs de calcul, l architecture mémoire et le réseau de communication entre tous ces composants. La validation par simulation de haut niveau manque de précision, et la simulation de bas niveau est inadaptée au vu de la taille de l architecture. L émulation sur FPGA devient donc inévitable. Dans le domaine de l image, l imagerie spectrale est de plus en plus utilisée car elle permet de multiplier les intervalles spectraux, améliorant la définition de la lumière d une scène pour permettre un accès à des caractéristiques non visibles à l oeil nu. De nombreux paramètres modifient les caractéristiques de l algorithme, ce qui influence l architecture finale. L objectif de cette thèse est de proposer une méthode pour dimensionner au plus juste l architecture matérielle et logicielle d une application d imagerie multispectrale. La première étape est le dimensionnement du NoC en fonction du trafic sur le réseau. Le développement automatique d une plateforme d émulation sur mono ou multi FPGA facilite cette étape et détermine le positionnement des composants de calcul. Ensuite, le dimensionnement des composants de calcul et leurs fonctionnalités sont validés à l aide de plateformes de simulation existantes, avant la génération du modèle synthétisable sur FPGA. Le flot de conception est ouvert dans le sens qu il accepte différents NoC à condition d avoir le modèle source HDL de ce composant. De nombreux résultats mettent en avant les paramètres importants qui ont une influence sur les performances des architectures et du NoC en particulier. Plusieurs solutions sont décrites, commentées et critiquées. Ces travaux nous permettent de poser les premiers jalons d une plateforme d émulation complète MPSoC à base de NoCThe Multiprocessor-System-On-Chip (MPSoC) architectures based on the Network-On-Chip (NoC) communication are the one of the most appropriate solution for image and signal processing applications under real time constraints. Due to the ever increasing complexity of these algorithms, the types and sizes of the data manipulated, the MPSoC architectures are necessary to meet the constraints of performance and portability. However exploring the design space of such architecture is time consuming. Indeed, many parameters should be defined such as the type and the number of processing cores, the memory architecture and the communication network between all these components. Validation by high-level simulations has the lack of the precision. Low-level simulation is inadequate for such big size of the architecture. Therefore, the emulation on FPGA becomes inevitable. In image processing, spectral imaging is more and more used. This technology captures light from more frequencies than the human eye increasing the number of wavelengths. Invisible details can be extracted from a scene. The difference between all spectral imaging applications is the number of wavelengths and the precision. Many parameters affect the characteristics of the algorithm, having a huge impact on the final architecture. The objective of this thesis is to propose a method for sizing one of the most accurate hardware and software architecture for multispectral imaging application. The first step is the design of the NoC based on the network traffic. The automatic development of an emulation platform on a single FPGA or multi-FPGAs simplifies this step and determines the positioning of the computational components. Then, the design of computational components and their functions are validated using existing simulation platforms. The synthesizable model of the architecture on FPGA is then generated. The design flow is open. Several NoC structures can be inserted using the source model of this component. The set of results obtained points out the major parameters influencing the performances of architecture and the NoC itself. Several solutions are described and analyzed. These studies allow us to lay the groundwork for a complete MPSoC emulation platform based on NoCST ETIENNE-Bib. électronique (422189901) / SudocSudocFranceF

Intégration d'un système d'exploitation dans le flot de développement logiciel/matériel

Mémoire numérisé par la Division de la gestion de documents et des archives de l'Université de Montréal

Conception d'antenne intelligente reconfigurable pour la radio cognitive

Reconfigurable antennas offer multiple functions by dynamically changing their properties such as operating frequency, polarization, radiation pattern, and a combination of all these factors. Their agility and diversity create a wide range of different and new applications for radio systems such as local networks, satellites, and especially in cognitive radio. In this thesis, two new frequency reconfigurable antennas are proposed. The frequency reconfiguration is obtained by changing the geometry of radiating patch. Their dimensions have been optimized by genetic algorithm embedded in the electromagnetic simulation software. These antennas operate at the frequency band for IEEE 802.11b/g standard with satisfactory radiation characteristics. This thesis also presents a method of controlling the operation of the frequency reconfigurable antenna by a micro-controller. The operation of electronic switches (PIN diodes) are carried out through programs which allows an adaptive operating system like smart antennas and work well in cognitive radio environment.Les antennes reconfigurables offrent de multiples fonctions en changeant dynamiquement leurs propriétés telles que la fréquence de fonctionnement, la polarisation, le diagramme de rayonnement ou toute combinaison de ces trois paramètres. Leur agilité et leur diversité créent de nouvelles possibilités d'applications pour les systèmes radio tels que les réseaux locaux, les liaisons par satellite et notamment la radio cognitive. Dans cette thèse, deux antennes reconfigurables en fréquence fonctionnant dans les bandes des standards sans fil actuels ont été proposées. Elles sont basées sur la modification de la géométrie du patch rayonnant. Leurs dimensions ont été optimisées par algorithmes génétiques embarqués et combinés à un logiciel de simulation électromagnétique. La commande de la reconfiguration de ces antennes est réalisée à l'aide d'un microcontrôleur qui pilote l'état des commutateurs (des diodes PIN). De ce fait, un système d'antenne reconfigurable intelligent dédié à la radio cognitive a été développé

Conception d'antenne intelligente reconfigurable pour la radio cognitive

Les antennes reconfigurables offrent de multiples fonctions en changeant dynamiquement leurs propriétés telles que la fréquence de fonctionnement, la polarisation, le diagramme de rayonnement ou toute combinaison de ces trois paramètres. Leur agilité et leur diversité créent de nouvelles possibilités d'applications pour les systèmes radio tels que les réseaux locaux, les liaisons par satellite et notamment la radio cognitive. Dans cette thèse, deux antennes reconfigurables en fréquence fonctionnant dans les bandes des standards sans fil actuels ont été proposées. Elles sont basées sur la modification de la géométrie du patch rayonnant. Leurs dimensions ont été optimisées par algorithmes génétiques embarqués et combinés à un logiciel de simulation électromagnétique. La commande de la reconfiguration de ces antennes est réalisée à l'aide d'un microcontrôleur qui pilote l'état des commutateurs (des diodes PIN). De ce fait, un système d'antenne reconfigurable intelligent dédié à la radio cognitive a été développé.Reconfigurable antennas offer multiple functions by dynamically changing their properties such as operating frequency, polarization, radiation pattern, and a combination of all these factors. Their agility and diversity create a wide range of different and new applications for radio systems such as local networks, satellites, and especially in cognitive radio. In this thesis, two new frequency reconfigurable antennas are proposed. The frequency reconfiguration is obtained by changing the geometry of radiating patch. Their dimensions have been optimized by genetic algorithm embedded in the electromagnetic simulation software. These antennas operate at the frequency band for IEEE 802.11b/g standard with satisfactory radiation characteristics. This thesis also presents a method of controlling the operation of the frequency reconfigurable antenna by a micro-controller. The operation of electronic switches (PIN diodes) are carried out through programs which allows an adaptive operating system like smart antennas and work well in cognitive radio environment.SAVOIE-SCD - Bib.électronique (730659901) / SudocGRENOBLE1/INP-Bib.électronique (384210012) / SudocGRENOBLE2/3-Bib.électronique (384219901) / SudocSudocFranceF