Clock jitter error in multi-bit continuous-time sigma-delta modulators with non-return-to-zero feedback waveform

This paper presents a detailed study of the clock jitter error in multi-bit continuous-time ΣΔ modulators with non-return-to-zero feedback waveform. It is demonstrated that jitter-induced noise power can be separated into two main components: one that depends on the modulator loop filter transfer function and the other dependent on input signal parameters, i.e. amplitude and frequency. The latter component, not considered in previous approaches, allows us accurately to predict the resolution loss caused by jitter, showing effects not taken into account previously in literature despite the fact that they are especially critical in broadband telecom applications. Moreover, the use of state-space formulation makes the analysis quite general and applicable to either cascade or single-loop architectures. Closed-form expressions are derived for in-band error power and signal-to-noise ratio that can be used to optimize modulator performance in terms of jitter insensitivity. Time-domain simulations of several modulator topologies (both single-loop and cascade) intended for VDSL application demonstrate the validity of the presented approach.This work has been supported by the Spanish Ministry of Science and Education (with support from the European Regional Development Fund) under contract TEC2004-01752/MIC.Peer reviewe

Clock jitter error in multi-bit continuous-time sigma-delta modulators with non-return-to-zero feedback waveform

This paper presents a detailed study of the clock jitter error in multi-bit continuous-time ΣΔ modulators with non-return-to-zero feedback waveform. It is demonstrated that jitter-induced noise power can be separated into two main components: one that depends on the modulator loop filter transfer function and the other dependent on input signal parameters, i.e. amplitude and frequency. The latter component, not considered in previous approaches, allows us accurately to predict the resolution loss caused by jitter, showing effects not taken into account previously in literature despite the fact that they are especially critical in broadband telecom applications. Moreover, the use of state-space formulation makes the analysis quite general and applicable to either cascade or single-loop architectures. Closed-form expressions are derived for in-band error power and signal-to-noise ratio that can be used to optimize modulator performance in terms of jitter insensitivity. Time-domain simulations of several modulator topologies (both single-loop and cascade) intended for VDSL application demonstrate the validity of the presented approach.This work has been supported by the Spanish Ministry of Science and Education (with support from the European Regional Development Fund) under contract TEC2004-01752/MIC.Peer reviewe

Kvadratuuri-sigma-delta-AD-muuntimet: mallintaminen ja signaalinkäsittely

The versatile nature of modern wireless communications and on the other hand the push towards cost-efficiency, have created a demand for flexible radio transceivers. In addition, size and power consumption are critical for mobile solutions, thus setting their own demands for the circuitry. Traditionally in such architectures, the analog-to-digital converter has been seen as a performance bottleneck, limiting the possibilities to harness the full potential of the available digital signal processing techniques and algorithms. Therefore, analog-to-digital conversion based on a quadrature ΣΔ modulator noise shaping has been brought in as a promising possibility. More efficient noise shaping and better suitability for modern receivers applying complex signal processing principles already, compared to real counterpart make the quadrature converter particularly interesting choice. This thesis discusses the main principles of quadrature ΣΔ converter and related signal modeling. In addition to understanding the basic operation, it is crucial to understand the implementation related nonidealities, which can’t be avoided in any true circuit. One of the most important phenomena in this field, concerning the in-phase/quadrature processing in the transceivers, is the nonideal matching of the components on the two rails. Thus, the latter part of the thesis gives a detailed analysis on the mismatch problem in quadrature ΣΔ converters. Thereafter, the analysis is confirmed by computer simulations. Finally, it is shown that the mismatch mentioned above is a real concern, especially under the influence of a mirror frequency blocking signal. This might very well be the case in a wideband radio receiver with reduced analog selectivity. On the other hand, the analysis shows that educated design of the signal transfer function can be efficiently used to mitigate the interference originating from the mirror frequency in case of mismatch in the complex feedback branch of the modulator. In this way, the generated distortion can be reduced without any additional electronics, which would compromise cost-efficiency and other demands. Additionally, it is pointed out that independent frequency domain mirroring of the noise and the signal component sets challenges for traditional compensation algorithms. Thus, there is a call for innovative ideas to mitigate the mirror frequency distortion in quadrature ΣΔ modulators via digital signal processing. In this way the cost-efficiency, power consumption and size requirements wouldn’t be jeopardized due to additional electronics. /Kir10Nykyaikaisen langattoman tiedonsiirron monimuotoisuus, ja toisaalta tarve kustannustehokkuuteen, ovat luoneet tarpeen joustaville radiolähetin-vastaanottimille. Mobiilipäätelaitteissa myös koko ja virrankulutus ovat tärkeässä asemassa, asettaen näin omat vaatimuksensa laitteistolle. Tällaisissa rakenteissa analogia-digitaalimuunninten suorituskykyä on pitkään pidetty pullonkaulana nykyaikaisten digitaalisten signaalinkäsittelytekniikoiden tarjoaman potentiaalin hyödyntämiselle. Tämän seurauksena kvadratuuri ΣΔ-modulaattoriin perustuva analogia-digitaalimuunnos on esitetty lupaavana ratkaisuna. Reaaliseen rakenteeseen perustuvaa vastinetta tehokkaampi kohinanmuokkaus ja parempi sopivuus moderneihin kvadratuurivastaanottimiin, joissa hyödynnetään kompleksista signaalinkäsittelyä jo valmiiksi, tekevät muuntimesta erityisen mielenkiintoisen vaihtoehdon. Tässä diplomityössä esitellään kvadratuuri-ΣΔ-muunnoksen perusperiaatteet ja siihen liittyvät signaalimallit. Tämän lisäksi on myös tärkeää, perustoiminnallisuuden ymmärtämisen lisäksi, tiedostaa todelliseen piiritoteutukseen liittyvät väistämättömät epäideaalisuudet. I/Q prosessointia hyödyntävissä radiolaitteissa yksi tärkeimmistä tämän tyyppisistä ilmiöistä on kahden haaran välinen epäsovitus. Tästä johtuen sovitusongelma kvadratuuri ΣΔ muuntimissa analysoidaan tarkasti ja tietokonesimulaatioilla varmennetut tulokset esitetään tämän diplomityön loppupuolella. Työssä osoitetaan, että yllä mainittu epäsovitus on todellinen huolenaihe, erityisesti voimakkaan häiritsevän signaalin ollessa läsnä peilitaajuudella. Tällainen tilanne saattaa toteutua erityisesti laajakaistaisessa vastaanottimessa, jossa analogista selektiivisyyttä on pyritty vähentämään. Toisaalta analyysi osoittaa, että älykkäästi suunniteltu signaalisiirtofunktio auttaa tehokkaasti poistamaan modulaattorin takaisinkytkentähaarassa sijaitsevan epäsovituksen aiheuttamaa häiriötä. Tällä tavoin syntynyttä vääristymää pystytään vähentämään ilman ylimääräistä elektroniikkaa, jolloin kustannustehokkuudesta, tai muista vaatimuksista ei tarvitse tinkiä. Tämän lisäksi osoitetaan, että signaali- ja kohinakomponenttien toisistaan riippumaton peilaantuminen taajuuden suhteen luo haasteita perinteisille korjausalgoritmeille. Näin ollen kvadratuuri-ΣΔ-modulaattoreiden peilitaajuushäiriön hallitsemiseksi digitaalisen signaalinkäsittelyn keinoin tarvitaan uudenlaisia innovaatioita. Tällä tavoin voitaisiin myös välttää analogisen lisäelektroniikan aiheuttama kustannustehokkuus-, virrankulutus- ja kokovaatimusten vaarantuminen