Conception et intégration silicium de circuits et SoC analogiques et numériques micro-ondes appliqués à la synthèse agile de fréquences

Cette habilitation à diriger des recherches résume la majeure partie des activités que nous avons menées dans le domaine des systèmes communicants hautes fréquences, et qui nous ont permis d'en explorer l'élément central "synthèse de fréquences", dans ses déclinaisons intégrées sur silicium, véritables lignes directrices de nos travaux. Si la synthèse de fréquences est essentielle, c'est qu'elle permet aux différents standards de communication actuels (WiFi, Bluetooth, ZigBee, ...) et futurs (Wireless-HD, ...) d'exister et de cohabiter, de commuter entre les canaux des différents utilisateurs, et dans certaines techniques d'étalement de spectre, d'assurer des sauts de fréquences ultra rapides. De multiples aspects ont été abordés, dont l'originalité réside dans le croisement des approches analogiques, numériques, mixtes, basses et hautes fréquences, impliquant les niveaux composants, circuits et systèmes, depuis l'optimisation très ciblée de fonctions élémentaires jusqu'à une application de métrologie de bruit de phase totalement atypique car entièrement intégrée et reconfigurable, en passant par la remise en question d'architectures habituelles de synthèse visant à en résoudre certains défauts récurrents. En tout premier lieu, nous avons mené une activité de conception analogique " classique " d'oscillateurs intégrés, que notre participation à un projet européen nous a permis de coupler pour la première fois à des résonateurs à ondes acoustiques de volume (BAW) très sélectifs dans une approche SoC "above-IC" à 5 GHz. Ils ont affiché des performances en bruit de phase à l'état de l'art au moment de leur publication. À côté de cela, nous avons développé des activités autour de la boucle à verrouillage de phase (PLL), fonction complexe standard des synthèses de fréquences. Avec elles, nous avons pu mettre en oeuvre des techniques de conception originales dans la numérisation haute fréquence des fonctions de la boucle, diviseurs, comparateurs phase/fréquence et filt res, ce qui nous a permis de dépasser certaines limitations au regard des technologies standards utilisées, en termes de chemins critiques, de parasites et de fréquences de fonctionnement notamment. En nous intéressant à la numérisation du dernier bloc de la PLL, l'oscillateur contrôlé en tension (VCO), nous nous sommes tournés vers le synthétiseur de fréquences digital direct (DDS). C'est avec cette fonction, dont le domaine d'application se révéla bien plus large que le seul oscillateur numérique (NCO), que nous avons pu apporter les solutions les plus singulières, voire les plus osées, en totale rupture avec les habitudes du domaine basse fréquence dont elle est issue. Nous avons ainsi été les premiers à proposer une architecture basse consommation de plusieurs milliers de transistors et fonctionnant au-delà de la gamme RF (6 GHz) sur une technologie pourtant grand public. Un brevet nous a également permis de mettre en valeur un fonctionnement spécial du DDS, capable de lui faire générer facilement des impulsions ultra-large bande (UWB). Dans une dernière partie, nous avons abordé les systèmes de mesure sur puce, et en particulier la mesure intégrée de bruit de phase, paramètre dont la minimisation est essentielle à la qualité des systèmes communicants. Nous avons montré qu'il était possible de concevoir sur une technologie courante des fonctions analogiques d'instrumentation dont la contribution minime en bruit a pu permettre la création d'un banc de mesure de bruit de phase reconfigurable totalement intégré. Les déclinaisons de ce banc, décrites dans un brevet, le rendent capable aussi bien de mesurer le bruit de phase de sources de fréquences que celui résiduel de quadripôles. Nul doute que les micro et nano systèmes hétérogènes multiphysiques du futur sauront tirer bénéfice de tels bancs de mesure miniatures intégrés, autorisant un traitement du signal des plus fidèle car effectué "au plus proche" des différents capteurs à interroger. Notre contribution s' est toujours voulue volontairement appliquée, en gardant à l'esprit certaines notions élémentaires telles que le coût et la consommation raisonnés des techniques et technologies mises en oeuvre, que la quête de l'innovation et de l'excellence doit malgré tout motiver, mais que le Graal de la performance ultime peut facilement faire oublier

5.4 GHz, 0.35 µm BiCMOS FBAR-Based Single-Ended and Balanced Oscillators in Above-IC Technology

Chapitre n°6, pp.155-186International audienceThis chapter deals with the world premiere realization of two 5-GHz FBAR-based oscillators, where the FBAR is directly integrated above the IC with some further process steps, compatible with (Bi)CMOS. A single-ended and a balanced version were designed. The circuits were implemented in a 0.35-μm SiGe BiCMOS process from AMI Semiconductor. From the obtained results, we show that post-processing the FBAR directly over the IC eliminates much of the parasitics and modelling issues associated with bondwires. Furthermore, it reduces the circuit area. The single-ended and balanced oscillators are based on the Colpitts configuration and achieve respectively a state-of-the-art phase noise performance (at the time of design) of −117.7dBc/Hz and −121dBc/Hz at 100kHz offset from the 5.4-GHz carrier frequency. The balanced version allows direct driving of balanced dividers and mixers without the need of a single-ended to balanced converter. Some comparisons are also made with standard LC balanced oscillators

Sur la limitation des diviseurs fractionnaires numériques pour la division de fréquence d’oscillateurs opto-électroniques

National audienceL’exploitation d’oscillateurs opto-électroniques de fréquence élevée en tant que références dans la synthèse de fréquences plus basses, permetd’éviter l’utilisation des multiplieurs de fréquence programmables des synthèses de fréquence plus classiques, et donc la dégradation du bruit de phase qu’ils engendrent : seule une opération de division est alors nécessaire. Pour obtenir une finesse de réglage suffisante, des diviseurs fractionnaires doivent être considérés, tels que ceux à base de modulateurs Σ∆. Cet article met en évidence l’amélioration apportée par cette technique de division, mais discute également de ses limitations et montre que les diviseurs fractionnaires numériques ne sont pas conçus pour fonctionner seuls, en dehors d’une PLL, et qu’il n’est donc pas possible de faire l’économie de cette dernière et de son bruit. Des simulations illustrantle propos et basées sur le logiciel CppSim sont proposées

Diviseurs de fréquence numériques régénératifs fractionnaires appliqués à la division faible bruit d'un oscillateur opto-électronique

National audienceUne nouvelle architecture de diviseur numérique régénératif fractionnaire utilisable à haute fréquence est proposée et validée au travers de la mesure sur une référence opto-électronique à 30 GHz. Trois diviseurs ont été conçus, avec des rapports de 1,25, 2,5 et 4,5. Les mesures des spectres et du bruit de phase autour du fondamental des fréquences de sortie montrent le potentiel de cette architecture pour la création de synthèses de fréquence fractionnaires à bas bruit de phase. Le diviseur par 1,25 est ainsi quasi transparent avec un bruit de phase en sortie de −113 dBc/Hz à 1 kHz du fondamental à 24 GHz. Le diviseur par 4,5 offre les meilleures performances à −117 dBc/Hz à 1 kHz du fondamental à 6,667 GHz

Nouvelle architecture de DDS haute fréquence basse consommation compatible CMOS basée sur un incrément de phase variable

National audienceAprès un bref rappel des architectures conventionnelles de synthétiseurs digitaux directs (DDS) et des différents compromis qu'elles imposent en termes de consommation, de montée en fréquence, de diversité des formes d'ondes et de technologie utilisée, nous présentons une nouvelle architecture de DDS capable de réconcilier ces différentes contraintes, basée sur un générateur d'incréments de phase variables. Cet article présente le principe, les simulations comportementales ainsi que les résultats obtenus sur une technologie CMOS 65 nm

Synthétiseurs de fréquence monolithiques micro-ondes à 10 et 20 GHz en technologies BiCMOS SiGe 0,35 et 0,25 m

TOULOUSE3-BU Sciences (315552104) / SudocSudocFranceF

Diviseurs de fréquence numériques régénératifs fractionnaires appliqués à la division faible bruit d'un oscillateur opto-électronique

National audienceUne nouvelle architecture de diviseur numérique régénératif fractionnaire utilisable à haute fréquence est proposée et validée au travers de la mesure sur une référence opto-électronique à 30 GHz. Trois diviseurs ont été conçus, avec des rapports de 1,25, 2,5 et 4,5. Les mesures des spectres et du bruit de phase autour du fondamental des fréquences de sortie montrent le potentiel de cette architecture pour la création de synthèses de fréquence fractionnaires à bas bruit de phase. Le diviseur par 1,25 est ainsi quasi transparent avec un bruit de phase en sortie de −113 dBc/Hz à 1 kHz du fondamental à 24 GHz. Le diviseur par 4,5 offre les meilleures performances à −117 dBc/Hz à 1 kHz du fondamental à 6,667 GHz

Nouvelle architecture de DDS haute fréquence basse consommation compatible CMOS basée sur un incrément de phase variable

National audienceAprès un bref rappel des architectures conventionnelles de synthétiseurs digitaux directs (DDS) et des différents compromis qu'elles imposent en termes de consommation, de montée en fréquence, de diversité des formes d'ondes et de technologie utilisée, nous présentons une nouvelle architecture de DDS capable de réconcilier ces différentes contraintes, basée sur un générateur d'incréments de phase variables. Cet article présente le principe, les simulations comportementales ainsi que les résultats obtenus sur une technologie CMOS 65 nm

Instrumentation de mesure sur puce pour systèmes autotestables (application à la mesure de bruit de phase basée sur des résonateurs BAW)

TOULOUSE3-BU Sciences (315552104) / SudocSudocFranceF

Convertisseur phase/amplitude sinusoïdal et gaussien pour synthétiseur digital direct basse consommation ultra rapide

National audienceUn étage différentiel capable de mettre en forme des signaux gaussiens aussi bien que sinusoïdaux est proposé comme alternative dans les architectures de DDS basse consommation ultra rapides. Il a permis la conception d'un DDS fonctionnant jusqu'à 20GHz, avec une résolution de 9bits en fréquence et de 8bits en amplitude, sur une technologie SiGe BiCMOS 0,13µm de ft/fmax égal à 200/250GHz. Il conduit à un SFDR de −44,5dBc en mode sinusoïdal et un SLRR de −43,5dBc en mode gaussien