Merged Mining: Curse of Cure?

Merged mining refers to the concept of mining more than one cryptocurrency without necessitating additional proof-of-work effort. Although merged mining has been adopted by a number of cryptocurrencies already, to this date little is known about the effects and implications. We shed light on this topic area by performing a comprehensive analysis of merged mining in practice. As part of this analysis, we present a block attribution scheme for mining pools to assist in the evaluation of mining centralization. Our findings disclose that mining pools in merge-mined cryptocurrencies have operated at the edge of, and even beyond, the security guarantees offered by the underlying Nakamoto consensus for extended periods. We discuss the implications and security considerations for these cryptocurrencies and the mining ecosystem as a whole, and link our findings to the intended effects of merged mining

Embedded network systems security architecture

In this thesis we address the problem of designing secure data networks. The approach is bottom up. Starting from primitive building blocks of security e.g. algorithms and cryptographic protocols, we build more and more complex security building blocks finally reaching in a complete security architecture for embedded systems networks. Initial focus is on implementation issues of cryptographic algorithms with emphasis on resource limited environments. We present CryptoPalm a cryptographic library we developed for systems based on PalmOS operating system. Then, we study the security of the Fiat Shamir authentication protocol in environments where faults are deliberately injected during cryptographic computations. As a next step we introduce the novel approach of using randomness in cryptography, we propose a new secure communication protocol based on randomness. This protocol achieves the desired security characteristics with low implementation cost. We present a case study of popular network security architectures (namely Bluetooth and Internet) and a set of original attacks we developed. We propose countermeasures for each fighting back these attacks. The thesis concludes by introducing a novel architecture for designing secure networks. The proposed architecture addresses the problems arising in current security architectures.Στην παρούσα διατριβή αντιμετωπίζουμε το πρόβλημα της σχεδίασης ασφαλών δικτύων δεδομένων. Η προσέγγιση που ακολουθούμε είναι συνθετική (bottom up). Εκκινώντας από τα απλά δομικά στοιχεία της ασφάλειας, δηλαδή τους αλγόριθμους και πρωτόκολλα κρυπτογράφησης δημιουργούμε όλο και πιο συνθέτες δομές ασφάλειας ώστε να καταλήξουμε σε μια ολοκληρωμένη πρόταση αρχιτεκτονικής ασφάλειας για δίκτυα ενσωματωμένων συστημάτων. Αρχικά εξετάζονται θέματα υλοποίησης αλγορίθμων κρυπτογράφησης. Δίνεται έμφαση σε περιβάλλοντα περιορισμένων πόρων. Παρουσιάζουμε την CryptoPalm μια βιβλιοθήκη κρυπτογραφίας που αναπτύξαμε για συστήματα βασισμένα στο λειτουργικό σύστημα PalmOS. Εξετάζουμε κατόπιν την ανθεκτικότητα του πρωτοκόλλου ταυτοποίησης Fiat Shamir σε περιβάλλοντα όπου εισάγονται εσκεμμένα λάθη στους κρυπτογραφικούς υπολογισμούς. Στη συνέχεια εισάγεται η καινοτόμος προσέγγιση της χρήσης τυχαιότητας στην κρυπτογραφία και προτείνεται ένα νέο πρωτόκολλο ασφαλούς επικοινωνίας, το οποίο παρέχει τα επιθυμητά χαρακτηριστικά ασφάλειας με χαμηλό κόστος. Κάνουμε μια μελέτη περιπτώσεων (case study) για δημοφιλείς αρχιτεκτονικές δικτύων (Bluetooth και Internet) και παρουσιάζουμε ένα σύνολο πρωτοτύπων επιθέσεων που αναπτύξαμε και προτείνουμε κατά περίπτωση μέτρα για την αντιμετώπιση αυτών των απειλών. Η διατριβή ολοκληρώνεται με την εισαγωγή μιας πρωτότυπης αρχιτεκτονικής για το σχεδιασμό ασφαλών δικτύων η οποία είναι σε θέση να αντιμετωπίσει τα προβλήματα που παρουσιάζουν οι υπάρχουσες αρχιτεκτονικές

An HMM-Based Anomaly Detection Approach for SCADA Systems

Part 2: Secure Hardware SystemsInternational audienceWe describe the architecture of an anomaly detection system based on the Hidden Markov Model (HMM) for intrusion detection in Industrial Control Systems (ICS) and especially in SCADA systems interconnected using TCP/IP. The proposed system exploits the unique characteristics of ICS networks and protocols to efficiently detect multiple attack vectors. We evaluate the proposed system in terms of detection accuracy using as reference datasets made available by other researchers. These datasets refer to real industrial networks and contain a variety of identified attack vectors. We benchmark our findings against a large set of machine learning algorithms and demonstrate that our proposal exhibits superior performance characteristics

Ανάλυση Ασφαλείας Συστημάτων Έξυπνων Καρτών

Smart cards are an ideal medium for representing natural entities in electro- nic transaction systems. Small size and easy of use facilitate their carry and usage everywhere by everyone. They also provide a high level of security, as they can store in a safe manner secret keys and also execute cryptographic algorithms. Side-channel cryptanalysis is an innovative method for deriving secret keys stored in smart cards. This method is rather popular, since it can derive the secrets keys with minimum efforts. We study the applicability oftwo variations of side channel cryptanaly- sis, namely passive and active hardware attacks, on the three smart card generations. The key feature of first generation smart cards is hardware simpleness and processor absence. For this, they are referred as "memory cards". For security reasons, enough hardware logic has been incorporated to them, as to be capable for executing simple cryptographic algorithms. We develo- ped a communication library for memory cards, using Gemplus GCR-410 smart card reader. Thus, we provide a common platform for realizing passive attacks on memory and smart cards. Furtherly, we propose a power consum- ption model adapted to memory cards. This model allows reconstruction of the secret cryptographic algorithms used in memory cards. Smart cards are equipped with a processor and they are programmed for executing only one application. A common use of smart cards is the authentication of natural entities, utilizing proper cryptographic schemes, like the Fiat-Shamir identification scheme. We prove that there are systems configurations, where Bellcore's theoretical active attack model is not sound. We extend this model to make it sound in all-but-one cases. We propose a new active attack model, namely S-TAM. S-TAM claims stronger assum- ptions than Bellcore's attack. In return, it is provably sound in all system configurations. Third generation smart cards can be programmed for executing multiple applications. They also support execution of download-able code. Presented techniques of cryptanalysis apply to them as well. We identify new and simpler security threats for third generation smart cards, when used in open and inter-operable systems. We propose an architecture, which defeats these threats.Οι έξυπνες κάρτες είναι ένα ιδανικό μέσο για την αντιπροσώπευση φυσικών οντοτήτων σε συστήματα ηλεκτρονικών συναλλαγών. Το μικρό μέγεθος και η απλότητα χρήσης διευκολύνουν την μεταφορά και χρήση τους οπουδήποτε και από οποιονδήποτε. Προσφέρουν επίσης ένα υψηλό επίπεδο ασφάλειας, καθώς μπορούν να αποθηκεύσουν με ασφαλή τρόπο μυστικά κλειδιά και να εκτελέσουν κρυπτογραφικούς αλγόριθμους. Η κρυπτανάλυση πλάγιου καναλιού είναι μία καινοτόμος μέθοδος για την ανάκτηση μυστικών κλειδιών που είναι αποθηκευμένα σε έξυπνες κάρτες. Η μέθοδος αυτή είναι ιδιαίτερα δημοφιλής, γιατί μπορεί να ανακτήσει τα μυστικά κλειδιά μίας κάρτας με ελάχιστη προσπάθεια. Μελετούμε την εφαρμογή δύο ειδών κρυπτανάλυσης πλάγιου καναλιού, τις ενεργές και παθητικές επιθέσεις στο υλικό, στις τρεις γενιές έξυπνων καρτών. Το κύριο χαρακτηριστικό των καρτών πρώτης γενιάς είναι η απλότητα του υλικού και η απουσία επεξεργαστή. Για το λόγο αυτό αναφέρονται και ως κάρτες μνήμης. Για λόγους ασφάλειας, έχει ενσωματωθεί σε αυτές λογική σε υλικό, ικανή να εκτελεί απλούς αλγόριθμους κρυπτογράφησης. Αναπτύξαμε μία βιβλιοθήκη επικοινωνίας με κάρτες μνήμης, χρησιμοποιώντας τον αναγνώστη έξυπνων καρτών Gemplus~GCR-410. Με τον τρόπο αυτό παρέχουμε μία κοινή πλατφόρμα υλοποίησης παθητικών επιθέσεων για κάρτες μνήμης και έξυπνες κάρτες. Προτείνουμε επίσης ένα θεωρητικό μοντέλο κατανάλωσης ισχύος προσαρμοσμένο σε κάρτες μνήμης. Το μοντέλο αυτό επιτρέπει την ανακατασκευή των μυστικών αλγορίθμων κρυπτογράφησης που χρησιμοποιούνται σε κάρτες μνήμης. Οι έξυπνες κάρτες διαθέτουν επεξεργαστή και προγραμματίζονται για την εκτέλεση μίας μόνο εφαρμογής. Μία συνήθης χρήση τους είναι η ταυτοποίηση φυσικών οντοτήτων με κατάλληλα κρυπτογραφικά σχήματα, όπως το σχήμα Fiat-Shamir. Αποδεικνύουμε ότι υπάρχουν διαμορφώσεις συστημάτων όπου το μοντέλο ενεργών επιθέσεων Bellcore δεν είναι έγκυρο. Επεκτείνουμε το μοντέλο ώστε να είναι έγκυρο σε όλες, εκτός από μία, των διαμορφώσεων. Προτείνουμε τέλος ένα νέο μοντέλο ενεργών επιθέσεων, το S-TAM. Το S-TAM απαιτεί ισχυρότερες υποθέσεις από το μοντέλο Bellcore. Είναι όμως αποδείξιμα έγκυρο σε όλες τις διαμορφώσεις συστημάτων. Οι έξυπνες κάρτες τρίτης γενιάς μπορούν να προγραμματιστούν για την εκτέλεση πολλών εφαρμογών. Υποστηρίζουν επίσης την εκτέλεση καταφορτώμενου κώδικα (downloadable code). Οι τεχνικές κρυπτανάλυσης που παρουσιάστηκαν εφαρμόζονται και σε αυτές. Εντοπίζουμε νέες και απλούστερες απειλές ασφάλειας στη χρήση έξυπνων καρτών τρίτης γενιάς σε ανοικτά και διαλειτουργικά περιβάλλοντα. Προτείνουμε μία αρχιτεκτονική, η οποία αντιμετωπίζει επιτυχώς αυτές τις απειλές

High performance pipelined FPGA implementation of the SHA-3 hash algorithm

The SHA-3 cryptographic hash algorithm is standardized in FIPS 202. We present a pipelined hardware architecture supporting all the four SHA-3 modes of operation and a high-performance implementation for FPGA devices that can support both multi-block and multi-message processing. Experimental results on different FPGA devices validate that the proposed design achieves significant throughput improvements compared to the available literature.EUROMICRO,Faculty of Electrical Engineering of the University of Montenegro,IEEE,MANT,Ryazan State Radio Engineering Universit

Pipelined SHA-3 implementations on FPGA: Architecture and performance analysis

.Efficient and high-throughput designs of hash functions will be in great demand in the next few years, given that every IPv6 data packet is expected to be handled with some kind of security features. In this paper, pipelined implementations of the new SHA- 3 hash standard on FPGAs are presented and compared aiming to map the design space and the choice of the number of pipeline stages. The proposed designs support all the four SHA-3 modes of operation. They also support processing of multiple messages each comprising multiple blocks. Designs for up to a four-stage pipeline are presented for three generations of FPGAs and the performance of the implementations is analyzed and compared in terms of the throughput/area metric. Several pipeline designs are explored in order to determine the one that achieves the best throughput/area performance. The results indicate that the FPGA technology characteristics must also be considered when choosing an efficient pipeline depth. Our designs perform better compared to the existing literature due to the extended optimization effort on the synthesis tool and the efficient design of multiblock message processing