Coherent photonic crossbar as a universal linear operator

Linear optics aim at realizing any real- and/or complex-valued matrix operator via optical elements, addressing a broad field of applications in the areas of quantum photonics, microwave photonics and optical neural networks. The transfer of linear operators into photonic experimental layouts typically relies on Singular Value Decomposition (SVD) techniques combining meshes of cascaded 2x2 Mach Zehnder Interferometers (MZIs), with the main challenges being the precision in the experimental representation of the targeted matrix, referred to as fidelity, and the overall insertion loss. We demonstrate a novel interferometric coherent photonic crossbar architecture (Xbar) that demarcates from state-of-the-art SVD implementations and can realize any linear operator, supporting full restoration of the loss-induced fidelity. Its novel interferometric design allows for the direct mapping of each matrix element to a single, designated Xbar node, bringing down the number of programming steps to only one. We present the theoretical foundations of the Xbar, proving that its insertion losses scale linearly with the node losses as opposed to the exponential scaling witnessed by the SVD counterparts. This leads to a matrix design with significantly lower overall insertion losses compared to SVD-based schemes when utilizing state-of-the-art silicon photonic fabrication metrics, allowing for alternative node technologies with lower energy consumption and higher operational speed credentials to be employed. Finally, we validate that our Xbar architecture is the first linear operator that supports fidelity restoration, outperforming SVD schemes in loss- and phase-error fidelity performance and forming a significantly more robust layout to loss and phase deviations

Ολοκληρωμένα φωτονικά κυκλώματα για δρομολόγηση και επεξεργασία δεδομένων

The unprecedented explosive growth of mobile and Data Center (DC) traffic is currently driving the need for an efficient mobile hardware transportation, extreme capacity DC interconnects and innovative high-speed computing engines, enforcing ultra-low latencies, high bandwidth, seamless connectivity, high spectral and energy efficiencies. In this context, photonic integrated circuits (PICs) arise as a promising technological candidate for future cellular, DC and High-Performance Computing (HPC) environments, aiming to replace the existing electronic infrastructure with high-bandwidth, low-power and reconfigurable embedded PICs across the cellular, DC and HPC network hierarchy. Hence, the research contributions of this dissertation have been revolved around the development of fully-reconfigurable Fiber Wireless (FiWi) and optical Burst-Mode Wavelength Converter (BMWC) architectures for spectrally efficient, flexible, and low-cost 5G fronthaul and Time Division Multiplexing (TDM) - Passive Optical Networks (PONs). Additionally, towards addressing the need for high capacity, high radix and low latency DC switching infrastructure, an optical packet switch architecture is developed. Finally, in view of sustaining the massive computations executed in HPC engines, two linear optics architectures are proposed. First, towards meeting the TDM-PON requirements in terms of high-dynamic range photoreceivers and high data rate, a BMWC architecture is theoretically and experimentally demonstrated. The BMWC comprises a differentially-biased Semiconductor Optical Amplifier- Mach-Zehnder Interferometer (SOA-MZI) operating in deeply saturated regime in order to provide simultaneously both power equalization and wavelength conversion when burst-mode operation is targeted. The theoretical analysis reveals that the BMWC can provide power equalization up to 9 dB, while this performance is then experimentally verified at 10 Gb/s operation, relaxing in this way the dynamic range photoreceiver requirements. Additionally, in view of validating the high-speed credentials of the proposed architecture, the BMWC is experimentally evaluated under 20 Gb/s non-Return to Zero (NRZ) burst-mode operation, exhibiting a loud-soft ratio of up to 5 dB. Finally, in order to emulate real TDM-PON burst-mode traffic conditions, the BMWC is tested under non-dispersion compensated transmission links with differential distances, providing error-free operation in all cases. Secondly, acknowledging the requirement of reconfigurability and spectral efficiency in 5G fronthaul networks, a bandwidth reconfigurable FiWi architecture for flexible Centralized- Radio Access Networks (C-RANs) is presented. It comprises a fronthaul bus topology with four 1 Gb/s independent channels that can be re-allocated among two cascaded Silicon Photonic (SiPho) Reconfigurable Optical Add Drop Multiplexer (ROADM) nodes, feeding in parallel 8 independent terminals. Each terminal comprises a Phased Array Antenna (PAA) with beam steering capabilities. The ROADM architecture relies on cascaded MZI interleavers and is fabricated on the low loss Si3N4 TriPleX platform yielding 5 dB insertion losses. The proposed fronthaul bus is experimentally demonstrated employing four FiWi links of 250 MBd QAM16 each, enabling an aggregate rate of 1 Gb/s per PAA terminal, meeting the 5G Key Performance Indicators (KPI) user requirements. Towards validating the reconfigurability of the FiWi architecture, the deployed four channels are reconfigurably dropped either at the first or the second ROADM stage of the bus topology, before being wirelessly transmitted through the PAA terminal, revealing Error Vector Magnitude (EVM) values that meet the 3GPP limits. Motivated by the challenges in terms of capacity and latency faced by currently deployed DC electronic switches and the new requirements imposed by emerging DC disaggregation paradigms, an optical packet switch architecture named Hipoλaos (High Port λ-routed All Optical Switch) is presented and experimentally demonstrated. Hipoλaos integrates a Spanke switching architecture with Arrayed Waveguide Grating Router (AWGR)-based wavelength routing and optical feedforward buffering, towards providing high-port layouts with sub-μs latency. A prototype of a 1024-Hipoλaos layout was experimentally demonstrated, yielding a total capacity of 25.6 Tb/s and latency value of only 56 ns. The switch capabilities of the Hipoλaos prototype were experimentally validated at 25 Gb/s line-rates in unicast and multicast scenarios, with the Bit Error-Rate (BER) measurements revealed error-free operation in both cases. Finally, towards meeting the requirements of an asynchronous communication in optical switching, a Burst-Mode-Clock and Data Recovery (BM-CDR) operating at 25 Gb/s was incorporated at the receiver site of the Hipoλaos architecture, revealing error-free operation with an average power penalty of only 2.88 dB. Demarcating from the data transportation hardware solutions for cellular and DC networks, towards high-speed computing engines, two universal linear optics architectures are introduced and theoretically demonstrated. The first architecture is based on N cascaded size-augmenting Generalized Mach-Zehnder Interferometers (GMZIs) interposed by N phase shifters, constructing in this way a Universal GMZI (UGMZI), that has been used in a comprehensive mathematical formula towards theoretically validating its credentials to support any unitary matrix decomposition. The performance of theUGMZI architecture is evaluated using the fidelity metric, which is a measure of discrepancy between the achieved and targeted matrix element values. In comparison with its counterparts, UGMZI fidelity performance can always be restored to 100% without altering its architectural structure. Migrating to the implementation of arbitrary matrices, two architectures are proposed. The first utilizes UGMZI in a Singular Value Decomposition (SVD) scheme, while the second one comprises a direct elements mapping architecture realized in a coherent crossbar (Xbar) layout. While both designs yield 100% fidelity that owes to their loss-balanced configuration, Xbar layout offers the best scalability credentials as it avoids the node loss cascadability. Finally, the last chapter presents an experimental demonstration of the Xbar architecture (theoretically investigated previously), towards implementing a neuromorphic photonic accelerator that can be incorporated in next-generation computing Deep Neural Network (DNN) engines. A review of state-of-the-art photonic Matrix-Vector-Multiplication (MVM) and Neural Network (NN) engines is presented with respect to both their architectural and technological basis, discussing the pros and cons of the different implementations and analyzing the different perspectives offered by every architectural and technological platform. Exploiting the low-loss and high-fidelity performance of the Xbar architecture described previously, we proceeded with the fabrication of a 2:1 single column Xbar using Silicon Germanium (SiGe) Electro-Absorption Modulators (EAM)s as its computing cells. The synergy of the Xbar architecture with EAM-based fan-in and weighting stages is subsequently analyzed, proceeding also to the experimental deployment that allows for high-accuracy (95.24%) Modified National Institute of Standards and Technology (MNIST) dataset classification at speeds up to 50 GHz. Adopting the experimentally obtained performance specifications into a SiPho NN engine scalability study leads to projected energy and area efficiency values of 54 fJ/MAC and 1.54 TMAC/s/mm2, respectively, stimulating significant breakthroughs in the area of neuromorphic computing. In the same chapter, a 10 GHz all-optical Random Access Memory (RAM) cell is experimentally demonstrated, presenting the fastest read/write operation so far in the literature. The proposed RAM was experimentally evaluated through BER measurements, revealing an error-free operation in both write and read operation with 6.2 dB and 0.4 dB power penalty, respectively.Η εκρηκτική αύξηση της κίνησης και του όγκου δεδομένων που σχετίζεται τόσο με τις ασύρματες-κινητές συσκευές όσο και με τα μεγάλα κέντρα δεδομένων (Data Center) οδηγεί, αυτήν τη στιγμή, στην ανάγκη για ένα αποδοτικό απο πλευράς υλικού (hardware) δίκτυο μεταφοράς δεδομένων, μεγάλης χωρητικότητας διασυνδέσεις στα κέντρα δεδομένων καθώς και καινοτόμες υπολογιστικές μηχανές υψηλής ταχύτητας, τα οποία όμως για να επιτευχθούν απαιτούνται εξαιρετικά μικρές καθυστερήσεις, υψηλό εύρος ζώνης, απρόσκοπτη συνδεσιμότητα, υψηλή φασματική και ενεργειακή απόδοση. Σε αυτό το πλαίσιο, η τεχνολογία των φωτονικών ολοκληρωμένων κυκλωμάτων (PIC) αναδεικνύεται ως μια πολλά υποσχόμενη για μελλοντικά δίκτυα μεταφοράς δεδομένων και παράλληλα ικανή να υποστηρίξει την επεξεργασία του μεγάλου όγκου δεδομένων που απαιτείται στις ασύρματες συσκευές, στα κέντρα δεδομένων και στους υπολογιστές υψηλής απόδοσης (HPC). Απώτερος στόχος είναι η αντικατάσταση της υπάρχουσας ηλεκτρονικής υποδομής με ολοκληρωμένα φωτονικά κυκλώματα υψηλού εύρους ζώνης, χαμηλής κατανάλωσης και με μεγάλη ευελιξία στην επαναδιαμόρφωση τους. Ως εκ τούτου, οι ερευνητικές συνεισφορές αυτής της διδακτορικής διατριβής έχουν περιστραφεί γύρω από την ανάπτυξη αρχιτεκτονικών τύπου Fiber Wireless (FiWi) και οπτικού μετατροπέα μήκους κύματος εκρηκτικής ροής (BMWC) για φασματικά αποδοτικά, ευέλικτα και χαμηλού κόστους 5G fronthaul δίκτυα καθώς και παθητικά οπτικά δίκτυα (PON) με πολυπλεξία στον χρόνο (TDM). Επιπλέον, για την αντιμετώπιση της ανάγκης για μεταγωγή υψηλής χωρητικότητας, μεγάλης κλίμακας και χαμηλής καθυστέρησης στα κέντρα δεδομένων, αναπτύσσεται και προτείνεται μια αρχιτεκτονική οπτικής μεταγωγής πακέτων. Τέλος, προτείνονται δύο φωτονικά υπολογιστικά συστήματα γραμμικής άλγεβρας με σκοπό τη συγκράτηση και της διαχείριση του τεράστιου όγκου υπολογισμών που εκτελούνται σε συστήματα υψηλής απόδοσης. Αρχικά, προτείνεται τόσο θεωρητικά όσο και πειραματικά μια αρχιτεκτονική οπτικού μετατροπέα μήκους κύματος εκρηκτικής ροής για την ικανοποίηση των απαιτήσεων των δικτύων τύπου TDM-PON όσον αφορά την υψηλή δυναμική εμβέλεια των οπτικών ακροδεκτών αλλά και τον ρυθμό μετάδοσης των δεδομένων. Η αρχιτεκτονική περιλαμβάνει έναν διαφορικά πολωμένο οπτικό ενισχυτή ημιαγωγών σε συμβολόμετρο τύπου Mach-Zehnder (SOA-MZI) που λειτουργεί σε καθεστώς βαθύ κορεσμού προκειμένου να παρέχει εξισορρόπηση ισχύος και ταυτόχρονα μετατροπή μήκους κύματος. Η θεωρητική ανάλυση αποκαλύπτει ότι η αρχιτεκτονική μπορεί να παρέχει εξισορρόπηση ισχύος έως και 9 dB και στη συνέχεια επαληθεύεται πειραματικά σε λειτουργία ρυθμού δεδομένων 10 Gb/s, αμβλύνοντας με αυτόν τον τρόπο τις απαιτήσεις του οπτικού ακροδέκτη όσον αφορά τηνυψηλή δυναμική εμβέλεια. Επιπλέον, με απώτερο σκοπό την λειτουργία σε υψηλό ρυθμό δεδομένων, η αρχιτεκτονική BMWC αξιολογείται πειραματικά με λειτουργία εκρηκτικής ροής 20 Gb/s και δεδομένων τύπου χωρίς επιστροφή στο μηδέν (NRZ), με αναλογία υψηλής-χαμηλής ισχύος (loud/soft ratio) έως και 5 dB. Τέλος, προκειμένου να εξομοιωθούν οι πραγματικές συνθήκες κυκλοφορίας σε ενα δίκτυο TDM-PON με εκρηκτική ροή, η αρχιτεκτονική ελέγχθηκε σε ζεύξεις μετάδοσης χωρίς αντιστάθμιση διασποράς και σε διαφορετικές αποστάσεις, παρέχοντας λειτουργία χωρίς σφάλματα σε όλες τις περιπτώσεις. Δεύτερον, αναγνωρίζοντας την απαίτηση για δυνατότητες επαναδιαμόρφωσης αλλά και φασματικής απόδοσης σε 5G fronthaul δίκτυα, παρουσιάζεται μια αρχιτεκτονική τύπου FiWi με δυνατότητα επαναδιαμόρφωσης εύρους ζώνης για ασύρματα δίκτυα κεντρικής πρόσβασης (C-RANs). Περιλαμβάνει μια τοπολογία διαύλου fronthaul με τέσσερα ανεξάρτητα κανάλια 1 Gb/s που μπορούν να ανακατανεμηθούν μεταξύ δύο κόμβων τεχνολογίας πυριτίου (Silicon Photonic), συνδεδεμένων στην σειρά, τροφοδοτώντας παράλληλα 8 ανεξάρτητα τερματικά. Οι κόμβοι αυτοί έχουν την δυνατότητα επαναδιαμόρφωσης και προσθήκης/αφαίρεσης οπτικών σημάτων (ROADM) χρησιμοποιώντας πολυπλεξία μήκους κύματος. Κάθε τερματικό περιλαμβάνει μια κεραία συστοιχίας φάσης (PAA) με κατευθυντικές ιδιότητες. Η αρχιτεκτονική ROADM βασίζεται σε διαδοχικά συμβολόμετρα τύπου MZI και έχει κατασκευαστεί στην πλατφόρμα Si3N4 TriPleX που αποδίδει απώλειες εισαγωγής 5 dB. Η εν λόγω αρχιτεκτονική fronthaul αποδεικνύεται πειραματικά χρησιμοποιώντας τέσσερις συνδέσεις FiWi των 250 MBd QAM16 η καθεμία, επιτρέποντας συνολικό ρυθμό 1 Gb/s ανά τερματικό PAA, ικανοποιώντας τις απαιτήσεις που επιβάλλονται απο τα 5G KPI. Με στόχο την απόδειξη της δυνατότητας για επαναδιαμόρφωση της προτεινόμενης αρχιτεκτονικής, τα τέσσερα κανάλια που δημιουργήθηκαν φιλτράρονται είτε στο πρώτο είτε στο δεύτερο στάδιο του κόμβου ROADM, πριν μεταδοθούν ασύρματα μέσω του τερματικού PAA, αποδίδοντας τιμές σφάλματος (EVM) που πληρούν τα όρια και τις προυποθέσεις που επιβάλλονται απο το 3GPP. Με κίνητρο τις προκλήσεις που αντιμετωπίζουν οι ηλεκτρονικοί μεταγωγείς στα κέντρα δεδομένων που αφορούν την μεγάλη χωρητικότητα και την μικρή καθυστέρηση καθώς και τις νέες απαιτήσεις που εισάγονται από τις αναδυόμενες αρχιτεκτονικές διαχωρισμου (disaggregation), παρουσιάζεται και επιδεικνύεται πειραματικά μια αρχιτεκτονική οπτικού μεταγωγέα πακέτων με το όνομα Hipoλaos (High Port λ-routed All Optical Switch). Η αρχιτεκτονική Hipoλaos υιοθετεί ενα υβριδικό σχήμα μεταγωγής ακολουθώντας την αρχιτεκτονική Spanke και ενσωματώνει τις δυνατότητες δρομολόγησης οπτικών σημάτων μέσω συστοιχιών κυματοδηγών περίθλασης (AWGR) καθώς και προσωρινή αποθήκευση στο οπικό πεδίο, για να προσφέρει υψηλό αριθμό θυρών και καθυστέρηση μικρότερη των μs, αντίστοιχα. Στα πλαίσια της διδακτορικής διατριβής υλοποιήθηκε πειραματικά ένα επίπεδο 1024 θυρών της αρχιτεκτονικής Hipolaos, αποδίδοντας συνολική χωρητικότητα 25.6 Tb/s και τιμή καθυστέρησης μόλις 56 ns. Οι δυνατότητες μεταγωγής του πρωτοτύπου Hipolaos επιβεβαιώθηκαν πειραματικά σε ρυθμούς μεταφοράς δεδομένων 25 Gb/s σε σενάρια απλής εκπομπής αλλά και πολυεκπομπής, με μηδενικό αριθμό σφαλμάτων (1x10-9) και στις δύο περιπτώσεις. Τέλος, για την ικανοποίηση των απαιτήσεων μιας ασύγχρονης επικοινωνίας σε εφαρμογές οπτικής μεταγωγής, προτάθηκε ένα κύκλωμα ανάκτησης δεδομένων εκρηκτικής ροής (BM-CDR) που λειτουργεί στα 25 Gb/s και ενσωματώθηκε στο κύκλωμα του δέκτη της αρχιτεκτονικής Hipolaos. Η λειτουργία του επαληθεύτηκε πειραματικά χωρίς σφάλματα (1x10-9) και μέση ποινή ισχύος μόλις 2.88 dB. Εφόσον προτάθηκαν και υλοποιήθηκαν τα δίκτυα μεταφοράς και επεξεργασίας δεδομένων για ασύρματες επικοινωνίες και για κέντρα δεδομένων, στην συνέχεια μελετήθηκαν θεωρητικά δύο φωτονικά υπολογιστικά συστήματα γραμμικής άλγεβρας για εφαρμογές υπολογιστικών συστημάτων υψηλής ταχύτητας. Η πρώτη αρχιτεκτονική βασίζεται σε γενικευμένα συμβολόμετρα τύπου Mach-Zehnder (GMZI) τοποθετημένα σε αύξουσα σειρά μέχρι το μέγεθος N στα οποία παρεμβάλλονται N μετατοπιστές φάσης, κατασκευάζοντας με αυτόν τον τρόπο ένα καθολικά γενικευμένο GMZI (UGMZI), του οποίου η συνάρτηση μεταφοράς χρησιμοποιείται σε ένα μαθηματικό μοντέλο που αναπτύχθηκε θεωρητικά σε αυτή την διατριβή με απώτερο σκοπό την απόδειξη οτι η αρχιτεκτονική UGMZI μπορεί να αναλύσει οποιονδήποτε πίνακα unitary. Η απόδοση της αρχιτεκτονικής UGMZI αξιολογείται χρησιμοποιώντας το μέτρο ομοιότητας (fidelity), το οποίο είναι ένα μέτρο συμφωνίας μεταξύ των πινάκων που αναλύονται με την αρχιτεκτονική UGMZI και των ιδανικών πινάκων που στοχεύονται. Σε αντίθεση με αντίστοιχες αρχιτεκτονικές που έχουν προταθεί μέχρι τώρα, η απόδοση ομοιότητας της αρχιτεκτονικής UGMZI μπορεί πάντα να φτάσει στο 100% χωρίς να αλλοιωθεί η αρχιτεκτονική του δομή. Μεταβαίνοντας στην υλοποίηση τυχαίων πινάκων και όχι μόνο unitary, προτείνονται δύο αρχιτεκτονικές. Η πρώτη χρησιμοποιεί το UGMZI σε ένα σχήμα Singular Value Decomposition (SVD), ενώ το δεύτερο περιλαμβάνει μια αρχιτεκτονική άμεσης αντιστοίχισης στοιχείων που υλοποιείται με εναν ραβδεπαφικό μεταγωγέα (Xbar). Ενώ και οι 2 αρχιτεκτονικές αποδίδουν 100% ομοιότητα (fidelity) που οφείλεται στην ισορροπημένη απο απώλειες διάταξή τους, η αρχιτεκτονική Xbar προσφέρει την καλύτερη επεκτασιμότητα, καθώς αποφεύγει την εκθετική κλιμάκωση των απωλειών των κόμβων. Τέλος, στο τελευταίο κεφάλαιο της διατριβής παρουσιάζεται και αναπτύσσεται πειραματικά η αρχιτεκτονική Xbar, με σκοπό την υλοποίηση ενός νευρομορφικού φωτονικού επεξεργαστή ο οποίος θα χρησιμοποιηθεί σε επόμενης γενιάς υπολογιστικά συστήματα που θα είναι ικανά να εκτελούν βαθιά νευρωνικά δίκτυα (DNNs) πάνω σε φωτονική πλατφόρμα. Επιπλέον, παρουσιάζεται μια ανασκόπηση στην βιβλιογραφία για υπερσύγχρονους (state-of-the-art) φωτονικούς επεξεργαστές, που εστιάζουν στον πολλαπλασιασμό πινάκων-διανυσμάτων το οποίο αποτελεί τον κυρίαρχο υπολογισμό στα νευρωνικά δίκτυα, αναλύοντας τα πλεονεκτήματα και τα μειονεκτήματα των διαφορετικών υλοποιήσεων καθώς και τις προοπτικές που προσφέρει κάθε αρχιτεκτονική και τεχνολογική πλατφόρμα. Ορμώμενοι από την επίδοση της αρχιτεκτονικής Xbar όσον αφορά τις απώλειες αλλά και το μέτρο ομοιότητας, κατασκευάστηκε σε πλατφόρμα πυριτίου μια αρχιτεκτονική Xbar διαστάσεων 2:1 χρησιμοποιώντας διαμορφωτές ηλεκτροαπορρόφησης (EAM) ως υπολογιστικές μονάδες. Ο συνδυασμός της αρχιτεκτονικής Xbar με EAMs σαν υπολογιστικές μονάδες βαρών και εισόδων, οδήγησαν στην κατηγοριοποίηση του σετ δεδομένων MNIST με υψηλή ακρίβεια (95,24%) και σε ταχύτητες έως 50 GHz. Επίσης, παρουσιάζεται μια μελέτη στην οποία χρησιμοποιείται ενα Xbar μεγαλύτερων διαστάσεων, με το οποίο επιτυγχάνονται τιμές ενεργειακής και χωρικής απόδοσης 54 fJ/MAC και 1,54 TMAC/s/mm2, αντίστοιχα, διεγείροντας σημαντικές ανακαλύψεις στον τομέα των νευρομορφικών υπολογιστών. Τέλος, επιδεικνύεται πειραματικά μια αμιγώς οπτική μνήμη τυχαίας προσπέλασης (RAM) που λειτουργεί στα 10 GHz, η οποία παρέχει και την ταχύτερη λειτουργία ανάγνωσης/εγγραφής μέχρι στιγμής στη βιβλιογραφία. Η προτεινόμενη μνήμη RAM αξιολογήθηκε πειραματικά μέσω μετρήσεων ρυθμού σφαλμάτων (BER), παρέχοντας λειτουργία χωρίς σφάλματα (1x10-9) στις λειτουργίες εγγραφής και ανάγνωσης με ποινή ισχύος 6.2 dB και 0.4 dB, αντίστοιχα

A Deeply Saturated Differentially-Biased SOA-MZI for 20 Gb/s Burst-Mode NRZ Traffic

We experimentally demonstrate an optical Burst-Mode Wavelength Converter (BMWC) that simultaneously provides power equalization and wavelength conversion of Non-Return to Zero-On/Off Keying (NRZ-OOK) data and operates up to 20 Gb/s. It employs a balanced, differentially-biased, Semiconductor Optical Amplifier-Mach Zehnder Interferometer (SOA-MZI) operating in deeply saturated regime and its performance is evaluated at 10 Gb/s and 20 Gb/s with loud/soft peak–power ratios up to 9 dB and 5 dB, respectively. Bit Error Rate (BER) measurements reveal error free operation with up to 6.1 dB BER improvement at 10 Gb/s and 3.51 dB at 20 Gb/s, while the use of a single SOA-MZI yields 50% reduction in the number of active components against state-of-the-art BMWCs. Finally, the proposed BMWC is evaluated in non-dispersion compensated 25 km fiber transmission experiment, providing error-free operation with 1.43 dB BER improvement, validating its capabilities for potential employment in Passive Optical Networks (PON) and 5G fronthaul networks

Photonic neural networks and optics-informed deep learning fundamentals

The recent explosive compute growth, mainly fueled by the boost of artificial intelligence (AI) and deep neural networks (DNNs), is currently instigating the demand for a novel computing paradigm that can overcome the insurmountable barriers imposed by conventional electronic computing architectures. Photonic neural networks (PNNs) implemented on silicon integration platforms stand out as a promising candidate to endow neural network (NN) hardware, offering the potential for energy efficient and ultra-fast computations through the utilization of the unique primitives of photonics, i.e., energy efficiency, THz bandwidth, and low-latency. Thus far, several demonstrations have revealed the huge potential of PNNs in performing both linear and non-linear NN operations at unparalleled speed and energy consumption metrics. Transforming this potential into a tangible reality for deep learning (DL) applications requires, however, a deep understanding of the basic PNN principles, requirements, and challenges across all constituent architectural, technological, and training aspects. In this Tutorial, we, initially, review the principles of DNNs along with their fundamental building blocks, analyzing also the key mathematical operations needed for their computation in photonic hardware. Then, we investigate, through an intuitive mathematical analysis, the interdependence of bit precision and energy efficiency in analog photonic circuitry, discussing the opportunities and challenges of PNNs. Followingly, a performance overview of PNN architectures, weight technologies, and activation functions is presented, summarizing their impact in speed, scalability, and power consumption. Finally, we provide a holistic overview of the optics-informed NN training framework that incorporates the physical properties of photonic building blocks into the training process in order to improve the NN classification accuracy and effectively elevate neuromorphic photonic hardware into high-performance DL computational settings

End-to-end 1024-port optical packet switching with 25 Gbs burst-mode reception for data centers

Despite the fact that Optical Packet Switching (OPS) emerges as a promising solution for future Data Center (DC) networks, towards increasing capacity and radix, while retaining sub-mu s latency performance, the requirement for ultra-fast burst-mode reception has been a serious restraining factor. We attempt to overcome this limitation and demonstrate, for the first time to our knowledge, an end-to-end optical packet switch link through the 1024-port 25.6 Tb/s Hipo lambda aos OPS, featuring burst-mode reception with <50 ns locking time. The switch performance for unicast traffic is evaluated via Bit-Error-Rate measurements and error-free performance at 10(-9) is reported for all validated port-combinations, with a mean power penalty of 2.88 dB. Moreover, multicast flows from two different ports of the switch were successfully received validating the architecture's credentials for efficient multicast packet delivery. Taking one step further towards a realistic evaluation of an OPS-enabled DC, a simulation analysis was conducted, proving that low-latency performance, including the burst-mode reception time-overhead, can be successfully realized in a Hipo lambda aos-switched DC with up-to 100% throughput for a variety of traffic profiles

Programmable tanh- and ReLU-like optoelectronic activation functions for neuromorphic photonic circuits

We demonstrate reconfigurable tanh- and ReLU-like nonlinear activation functions for incoherent neuromorphic photonics using a balanced photodiode assembled with a programmable electronic TIA chip. Experimental results up to 10 Gb/s line -rates are presented

Is There an Ideal Plasmonic Modulator Configuration?

Resonant and non-resonant modulator configurations are compared for operation with the lowest drive voltage. The ring-assisted Mach-Zehnder modulator is shown to offer a steep slope in the transfer function while delivering an open eye diagram. This enables 220GBd 2PAM plasmonic modulation with record low 0.5Vp

Lossless 1×4 Silicon Photonic ROADM based on a Monolithic Integrated Erbium Doped Waveguide Amplifier on a Si3N4 platform

During the past years, incorporating ptical Circuit Switches (OCS) in high-bandwidth optical interconnects has outlined the critical challenges of achieving ultra-low fiber-to-fiber losses (FtF) and constantly decreasing costs for Photonic Integrated Circuits (PICs). This work aims to simultaneously satisfy both the low-loss and low-cost requirements by bringing two of the most successful example-technologies in the history of optics, i.e. EDFAs and ROADMs to a common Si&lt;sub&gt;3&lt;/sub&gt;N&lt;sub&gt;4&lt;/sub&gt; platform. In particular, the proof-of-concept operation of a lossless four-port Silicon Photonic (SiPho) ROADM is experimentally presented for the first time based on two PIC prototypes on a Si&lt;sub&gt;3&lt;/sub&gt;N&lt;sub&gt;4&lt;/sub&gt; platform, including a monolithic-integrated 5.9cm-long spiral Al&lt;sub&gt;2&lt;/sub&gt;O&lt;sub&gt;3&lt;/sub&gt;:Er&lt;sup&gt;3+&lt;/sup&gt; Erbium Doped Waveguide Amplifier (EDWA) with 15 dB signal enhancement capabilities and a lattice MZI-interleaver ROAM layout with 100 GHz channel spacing. Considering an ultra-low 2.55 dB FtF loss of the ROADM along with 0.5 dB loss for each of the two coupling-interfaces between the Si&lt;sub&gt;3&lt;/sub&gt;N&lt;sub&gt;4&lt;/sub&gt; and Al&lt;sub&gt;2&lt;/sub&gt;O&lt;sub&gt;3&lt;/sub&gt;:Er&lt;sup&gt;3+&lt;/sup&gt; waveguide layers, a cumulative loss of 3.55 dB is obtained, which can be compensated by the 3.6 dB net gain provided by the EDWA to four incoming WDM signals of -1.7 dBm/channel. Lossless wavelength-routing operation is validated at up to 240 Gb/s WDM (460Gb/s) data traffic, while the cascadability of the proposed device is benchmarked in a realistic two-stage optical bus topology with 10 km single mode fiber that selectively routes 425Gb/s WDM data channels to any of its eight Drop output ports. This work forms the first demonstration of lossless ROADM operation exclusively on SiPho technology, highlighting a promising roadmap for large scale SiPho switching matrices and more complex PICs co-integrated with EDWAs