TRENDS IN INDIUM PHOSPHIDE MICROELECTRONICS

Parallèlement à l'optoélectronique 1,3 - 1,5 µm, et grâce à des propriétés de transport électroniques remarquables, une microélectronique sur les matériaux à base de InP se développe actuellement. Après quelques rappels sur les propriétés des matériaux InP et GaInAs, les diverses structures de transistors actuellement étudiées sont décrites, avec leurs mérites respectifs. Une analyse est ensuite présentée, portant sur les évolutions technologiques et les domaines d'application.Together with 1,3 - 1,5 µm optoelectronics, a microelectronic technology is presently developing on InP-based materials, owing to their remarkable transport properties. After general considerations on InP and GaInAs properties, various transistor structures are presented and their comparative merits discussed. This is followed by an analysis of current trends in technology and fields of applications

Investigation on base surface recombination in Self Passivated GaAlAs/GaInP/GaAs Heterojunction Bipolar Transistor

The dependence of the current gain with the size of the emitter-base junction of double mesa Self Passivated Heterojunction Bipolar Transistors (SP-HBT) has been investigated, the extrinsic base layer being passivated with a n-type GaInP layer. The current gain is widely improved, due to a 18-fold reduction of the surface recombination in the extrinsic base region with respect to unpassivated HBT. The surface recombination current ideality factor has been found to be 1.13

UV PHOTON ASSISTED CVD OF SiO2 FOR LOW-DRIFT InP MISFET'S

Des couches de silice ont été déposées à basse température (100°-200°C) sur des substrats de InP par le procédé CVD assisté par photon UV avec photosensibilisation au mercure de mélanges SiH4-N20. Les propriétés électriques et physico-chimiques des couches isolantes et des interfaces isolant-semiconducteur ont été étudiées. La réduction de l'oxyde natif sur InP par l'hydrogène atomique, produit par photodécomposition UV de l'ammoniac avant dépôt de SiO2, permet de réduire la dispersion de la capacité MIS en fréquence et conduit à une réduction de la dérive du courant drain-source des transistors MIS InP.Silicon dioxide (SiO2) films were produced at low temperatures (100°-200°C) on InP substrates by mercury-photosensitized CVD from SiH4-N2O mixtures. Electrical and physico-chemical properties of the insulator films and insulator-semiconductor interfaces were investigated. Prior to the deposition of SiO2 films, the native oxide film on InP substrates was reduced by atomic hydrogen formed by UV photon-assisted decomposition of ammonia. This preliminary step was found to be effective in reducing the frequency dispersion of C-V characteristics and more importantly the drift in drain source current of InP MISFET's

Surface passivation of composition graded base in GaAlAs/GaInP/GaAs heterojunction bipolar transistor

A comparative study on the emitter-base recombination current in different GaAlAs/GaInP/GaAs HBT structures including uniform base HBTs, and composition graded base HBTs, has been carried out. We have demonstrated that a graded base is not sufficient to prevent recombination on the base surface and that a thin GaInP ledge on the base surface reMayns necessary to retain a high enough current gain for small emitter high-frequency devices

Caractéristiques électriques des barrières métal/AlInAs/GaInAs pour transistors à effet de champ AlInAs/GaInAs/InP

In order to extend to GaInAs the Schottky gate technology of GaAs MESFETS, an increase of the metal/GaInAs natural barrier height is mandatory. Inserting a thin AlInAs layer between the metal and GaInAs is a possible answer. In this paper, the electrical properties of such metal/A1InAs/GaInAs structures are investigated, based on the experimental characterization of diodes fabricated from MBE grown material. Analysis of $I$-$V$, $I$-$T$ and $C$-$V$ characteristics for structures with different thickness (300-900 Å) shows an increase in the effective barrier height with increasing thickness, reaching 0.77 eV for a 900 Å thick layer.Afin d'étendre au GaInAs la technologie de transistors GaAs à grille Schottky une augmentation de la hauteur de barrière métal/GaInAs est nécessaire. L'insertion d'une fine couche en AlInAs en surface du GaInAs permet de répondre à ce besoin. Dans cet article, une analyse des caractéristiques électriques d'une telle structure est effectuée, fondée sur l'étude expérimentale de diodes fabriquées à partir de couches épitaxiées par jets moléculaires. L'analyse des caractéristiques I-V, I-T, C-V pour des épaisseurs variables de la couche en AlInAs (300900 Å) fait apparaître une augmentation de la barrière effective avec l'épaisseur, atteignant 0,77 eV pour 900 Â d'AlInAs

Effect of leakage current induced by B

The excess leakage current due to the ion implantation isolation process used in the fabrication of double mesa Self Passivated GaAlAs/GaInP/GaAs Heterojunction Bipolar Transistors (SP-HBT) has been investigated. This ion implantation process, used to limit the active emitter length results in a drastic reduction of the current gain. The ideality factor of the recombination current associated with the ion implantation has been found to be 1.8, close to the conventional value of 2

Gate lag in InP HFET : influence on digital circuits

The GaAs MESFET is widely used in high speed digital transmission. But the frequency dispersion of both transconductance and output conductance, mainly due to traps, often penalizes the use of these devices in circuit applications (1). In the time domain these parasitic effects lead to a distorsion of the transmitted pulse and to the shift of the logic levels. GaAs P-HEMTs are known to exhibit less distorsion and gate lag effects. InP HFETs are also susceptible to drain/gate lag effects (2). We report on comparative measurements on GaAs MESFET, GaAs P-HEMT and InP HFET in order to gain a better understanding of the role of traps in InP HFETs

Mesure et modélisation du courant de fuite de grille en excès des FET InGaAs

The excess gate leakage current in InGaAs JFET's has been attributed to impact ionization in the high field region of the channel. Actually this excess gate leakage current does also appear in heterostructure AlInAs/InGaAs FET. Accurate modelling based on a distributed approach confirms this impact ionization assumption and allows a computation of the electron ionization coefficient which has been found to be 30 cm-1 for an electric field of 4.5 × 10^4 V/cm with a channel doping of 2 × 10^16 cm-3.L'excès de courant de fuite de grille dans les JFET InGaAs a été attribué à l'ionisation par impact dans la région de champ électrique élevé dans le canal du transistor. Actuellement, cet excès de courant de fuite de grille apparaît également dans les FET à hétérostructures InAlAs/InGaAs. Une modélisation précise basée sur un modèle distribué confirme cette hypothèse d'ionisation par impact dans le canal et permet une évaluation du coefficient d'ionisation qui est de 30 cm-1 pour un champ électrique de 4,5 x 10^4 V/cm avec un dopage du canal de 2 × 10^16 cm-3