OPTYMALIZACJA OFERT REKLAMOWYCH POPRZEZ UKIERUNKOWANIE W OPARCIU O SAMOUCZĄCĄ SIĘ BAZĘ DANYCH

The method of targeting advertising on Internet sites based on a structured self-learning database is considered. The database accumulates data on previously accepted requests to display ads from a closed auction, data on participation in the auction and the results of displaying ads – the presence of a click and product installation. The base is structured by streams with features – site, place, price. Each such structural stream has statistical properties that are much simpler compared to the general ad impression stream, which makes it possible to predict the effectiveness of advertising. The selection of bidding requests only promising in terms of the result allows to reduce the cost of displaying advertising.Rozważono metodę ukierunkowywania reklam w serwisach internetowych w oparciu o ustrukturyzowaną samouczącą się bazę danych. W bazie gromadzone są dane o wcześniej zaakceptowanych żądaniach wyświetlenia reklam z zamkniętej aukcji, dane o udziale w aukcji oraz o wynikach wyświetlania reklam – zarejestrowanie kliknięcia i instalacji produktu. Bazę tworzą strumienie z cechami – strona, miejsce, cena. Każdy taki strumień strukturalny ma właściwości statystyczne, które są znacznie prostsze w porównaniu do ogólnego strumienia wyświetleń reklamy, co pozwala przewidywać skuteczność reklamy. Selekcja tylko obiecujących pod względem wyniku zapytań ofertowych pozwala na obniżenie kosztów wyświetlania reklam

Digital-analog converter

Цифро-аналоговий перетворювач містить вхідну шину, регістр, цифровий комутатор, блок керування, додатковий цифро-аналоговий перетворювач, схему порівняння, основний цифро-аналоговий перетворювач, вихідну шину. Перші інформаційні входи цифрового комутатора є вхідною шиною, виходи цифрового комутатора під'єднано до регістра, вихід додаткового цифро-аналогового перетворювача з'єднано з другим аналоговим входом схеми порівняння. Введено блок постійної пам'яті, блок оперативної пам'яті, цифровий обчислювальний пристрій, аналоговий комутатор, перший і другий регістри послідовного наближення, блок керованої розгортки коду.Цифро-аналоговый преобразователь включает входную шину, регистр, цифровой коммутатор, блок управления, дополнительный цифро-аналоговый преобразователь, схема сравнения, основной цифро-аналоговый преобразователь, выходная шина. Первые информационные входы цифрового коммутатора являются входной шиной, выходы цифрового коммутатора подсоединены к регистру, выход дополнительного цифро-аналогового преобразователя соединен со вторым аналоговым входом схемы сравнения. Введен блок постоянной памяти, блок оперативной памяти, цифровое вычислительное устройство, аналоговый коммутатор, первый и второй регистры последовательного приближения, блок управляемой развертки кода.A digital analog converter comprises an input bus, a register, a digital switch, a control unit, supplementary digital analog converter, a comparison circuit, a main digital-analog converter, an output bus. Fist information inputs of the digital switch serve as an input bus, digital switch outputs are connected to the register; output of the supplementary analog-digital converter is connected to second analog input of the comparison circuit. A unit of read-only memory (ROM), a random-access memory (RAM) unit, digital computing device, an analog commutator, first and second resistors of stepwise approximation, a module of controlled code scanning are entered in the device

Analog-to-digital converter

Аналого-цифровий перетворювач містить вхідну шину, схему порівняння, цифро-аналоговий перетворювач, регістр послідовного наближення, блок постійної пам'яті, регістр, вихідні шини, при цьому другий вхід схеми порівняння підключено до виходу цифро-аналогового перетворювача. Додатково в нього введено аналоговий комутатор, додатковий цифро-аналоговий перетворювач, другий регістр послідовного наближення, блок керованої розгортки коду, блок оперативної пам'яті, цифровий обчислювальний пристрій, блок керування, причому перший інформаційний вхід аналогового комутатора є вхідною шиною, другий інформаційних вхід аналогового комутатора з'єднано з виходом додаткового цифро-аналогового перетворювача, входи якого об'єднано з виходами другого регістра послідовного наближення, третій вхід аналогового комутатора об'єднано з шиною керуючих сигналів блока керування, вихід аналогового комутатора з'єднано з першим входом схеми порівняння, вихід схеми порівняння з'єднано з інформаційною шиною результату порівняння, перший вхід другого регістра послідовного наближення з'єднано з шиною керуючих сигналів блока керування, другий вхід другого регістра послідовного наближення з'єднано з інформаційною шиною результату порівняння, виходи блока керування з'єднано з шиною керуючих сигналів, входи цифро-аналогового перетворювача об'єднано з виходами регістра і першими входами цифрового обчислювального пристрою, перший вхід регістра з'єднано з шиною керуючих сигналів блока керування, другі входи регістра з'єднано з виходами регістра послідовного наближення, треті входи регістра з'єднано з виходами блока керованої розгортки коду, перший вхід регістра послідовного наближення з'єднано з інформаційною шиною результату порівняння, другий вхід регістра послідовного наближення з'єднано з шиною керуючих сигналів блока керування, вхід блока керованої розгортки коду з'єднано з шиною керуючих сигналів блока керування, виходи блока постійної пам'яті з'єднано з другими входами цифрового обчислювального пристрою, треті входи цифрового обчислювального пристрою об'єднано з блоком оперативної пам'яті, виходи цифрового обчислювального пристрою є вихідними шинами.Аналого-цифровой преобразователь включает входную шину, схему сравнения, цифро-аналоговый преобразователь, регистр последовательного приближения, блок постоянной памяти, регистр, выходные шины, при этом второй вход схемы сравнения подключен к выходу цифро-аналогового преобразователя. Дополнительно у него введен аналоговый коммутатор, дополнительный цифро-аналоговый преобразователь, второй регистр последовательного приближения, блок управляемой развертки кода, блок оперативной памяти, цифровое вычислительное устройство, блок управления, причем первый информационный вход аналогового коммутатора является входной шиной, второй информационный вход аналогового коммутатора соединен с выходом дополнительного цифро-аналогового преобразователя, входы которого объединены с выходами второго регистра последовательного приближения, третий вход аналогового коммутатора объединен с шиной управляющих сигналов блока управления, выход аналогового коммутатора соединен с первым входом схемы сравнения, выход схемы сравнения соединен с информационной шиной результата сравнения, первый вход второго регистра последовательного приближения соединен с шиной управляющих сигналов блока управления, второй вход второго регистра последовательного приближения соединен с информационной шиной результата сравнения, выходы блока управления соединены с шиной управляющих сигналов, входы цифро-аналогового преобразователя объединены с выходами регистра и первыми входами цифрового вычислительного устройства, первый вход регистра соединен с шиной управляющих сигналов блока управления, вторые входы регистра соединены с выходами регистра последовательного приближения, третьи входы регистра соединены с выходами блока управляемой развертки кода, первый вход регистра последовательного приближения соединен с информационной шиной результата сравнения, второй вход регистра последовательного приближения соединен с шиной управляющих сигналов блока управления, вход блока управляемой развертки кода соединен с шиной управляющих сигналов блока управления, выходы блока постоянной памяти соединены со вторыми входами цифрового вычислительного устройства, третьи входы цифрового вычислительного устройства объединены с блоком оперативной памяти, выходы цифрового вычислительного устройства являются выходными шинами.An analog-to-digital converter comprises an input bus, a comparison circuit, a digital-to-analog converter, a progressive approximation register, a ROM unit, a register, output buses; second input of the comparison circuit is connected to the output of the digital-to-analog converter. In addition, an analog switching unit, a supplementary digital-to-analog converter, a second register of progressive approximation, a block of controlled code evolving, a RAM unit, a digital computing device and a control unit (CU) are incorporated in the converter. First information input of the analog switching unit serves as an input bus, second information input of the analog switching unit is connected to output of the supplementary digital-to-analog converter, inputs of which are united with outputs of the second register of progressive approximation, a third input of the analog switching unit is united with a bus of CU control signals, output of the analog switching unit is connected to first input of the comparison unit, output of the comparison unit is connected to data bus of comparison result. A first input of the second progressive approximation register is connected to the bus of CU control signals, second input of the second progressive approximation register is connected to data bus of comparison result, outputs of the CU are connected to the bus of control signals. Inputs of the digital-to-analog converter are united with the register outputs and first inputs of the digital computing unit, first input of the register is connected to the bus of CU control signals, second inputs of the register are connected with outputs of the progressive approximation register, third inputs of the register are connected to outputs of the block of controlled code evolving, first input of the progressive approximation register is connected to the data bus of comparison result, second input of the progressive approximation register is connected to the bus of CU control signals, input of the block of controlled code evolving is connected to the bus of CU control signals, outputs of ROM unit are connected to second inputs of the digit computing device, third inputs of the digit computing device are united with the RAM unit, outputs of the digit computing unit serve as output buses

Device for coding data in a communication channel

Пристрій канального кодування містить генератор синхроімпульсів, перший, другий та третій лічильники імпульсів, інвертор, елемент І, схему 2І-НІ, формувач імпульсів, перший та другий лічильні тригери, перший та другий регістри зсуву, дешифратор, паралельний регістр, перший, другий, третій та четвертий блоки пам'яті, блок запису, цифровий компаратор, шину опорного коду та вхідну шину. При цьому в пристрій канального кодування введено п'ятий, шостий, сьомий та восьмий блоки пам'яті.Предлагаемое устройство для кодирования данных в канале связи содержит генератор импульсов синхронизации, три счетчика импульсов, инвертор, логический элемент И, два логических элемента И-НЕ, формирователь импульсов, два счетных триггера, два регистра сдвига, дешифратор, параллельный регистр, четыре модуля для запоминания данных, устройство записи данных, цифровой компаратор и четыре дополнительных модуля для запоминания данных.The proposed device for coding data in a communication channel contains a timing pulse generator, three pulse counters, an inverter, an AND logic element, two AND-NOT logic elements, a pulse former, two counting triggers, two shift registers, for data storage modules, a data recording unit, a digital comparator, and four additional data storage modules

Device for channel coding

Пристрій канального кодування містить генератор синхроімпульсів, три лічильники імпульсів, два інвертори, елемент І, елемент 2І-НІ, формувач імпульсів, два лічильні тригери, два регістри зсуву, дешифратор, паралельний регістр, вісім блоків пам'яті, блок запису, цифровий компаратор, шину опорного коду та вхідну шину.Устройство канального кодирования содержит генератор синхроимпульсов, три счетчика импульсов, два инвертора, элемент И, элемент 2И-НЕ, формирователь импульсов, два счетных триггера, два регистра сдвига, дешифратор, параллельный регистр, восемь блоков памяти, блок записи, цифровой компаратор, шину опорного кода и входную шину.A device for channel coding comprises a clock-pulse generator, three pulse counters, two invertors, AND gate, 2AND-NOT gate, pulse former, two toggle flip-flops, two shift registers, decoder, parallel register, eight store units, recording unit, digital comparator, reference code bus and input bus

Device for scarring away rodents

Пристрій для відлякування гризунів містить підсилювач потужності і акустичну систему. В нього введено інтерфейс зв'язку, мікроконтролер, лічильник, блок оперативної пам'яті, цифро-аналоговий перетворювач, високочастотний фільтр.Устройство для отпугивания грызунов содержит усилитель мощности и акустическую систему. В него введен интерфейс связи, микроконтроллер, счетчик, блок оперативной памяти, цифро-аналоговый преобразователь, высокочастотный фильтр.A device or scarring away rodents contains a power amplifier and an acoustic system. It is supplemented with a communication interface, a microcontroller, a counter, a working memory unit, a digital analog converter, a high-frequency filter

Balanced symmetrical amplifier-current commutator

Двотактний симетричний підсилювач-комутатор струмів містить два джерела струму, тридцять вісім транзисторів, два резистори, шини додатного та від'ємного живлення, вхідну шину, вихідну шину, шину нульового потенціалу. Крім того, у нього введено тридцять дев'ятий, сороковий, сорок перший та сорок другий транзистори таким чином, що колектор двадцять восьмого транзистора з'єднано з базами та колекторами тридцять дев'ятого та сорок першого транзисторів, а колектор двадцять дев'ятого транзистора з'єднано з емітерами сорокового та сорок другого транзисторів, перший та другий входи комутатора струмів з'єднано з емітером тридцять дев'ятого транзистора та базою і колектором сорокового транзистора відповідно, емітер сорок першого а також колектор та база сорок другого транзисторів з'єднані з вихідною шиною.Двухтактный симметричный усилитель-коммутатор токов содержит два источника тока, тридцать восемь транзисторов, два резистора, шины положительного и отрицательного питания, входную шину, выходную шину, шину нулевого потенциала. Кроме того, в него введены тридцать девятый, сороковой, сорок первый и сорок второй транзисторы таким образом, что коллектор двадцать восьмого транзистора соединен с базами и коллекторами тридцать девятого и сорок первого транзисторов, а коллектор двадцать девятого транзистора соединен с эмиттерами сорокового и сорок второго транзисторов, первый и второй входы коммутатора токов соединены с эмиттером тридцать девятого транзистора и базой и коллектором сорокового транзистора соответственно, эмиттер сорок первого, а также коллектор и база сорок второго транзисторов соединен с выходной шиной.A balanced symmetrical amplifier- current commutator comprises two current sources, thirty eight transistors, two resistors, positive and negative supply buses, an input bus, an output bus, a neutral bus. In addition, thirty ninth, fortieth, forty first and forty second transistors are incorporated in such a way that collector of twenty eighth transistor is connected to bases and collectors of thirty ninth and forty first transistors, collector of twenty ninth transistor is connected to emitters of fortieth and forty second transistors, the first and second outputs of a current commutator are connected to emitter of thirty ninth transistor and a base and collector of fortieth transistor accordingly, emitter of forty first and also collector and base of forty second transistor are connected to the output bus

Device to scare biological objects, including rodents

Пристрій для відлякування біологічних об'єктів, в тому числі гризунів, містить інтерфейс зв'язку, лічильник, блок оперативної пам'яті, цифро-аналоговий перетворювач, підсилювач потужності, акустичну систему, вихід підсилювача потужності з'єднаний з акустичною системою. В нього введено генератор імпульсів, блок постійної пам'яті, схему керування, перемикач режимів, аналоговий фільтр.Устройство для отпугивания биологических объектов, в том числе грызунов, содержит интерфейс связи, счетчик, блок оперативной памяти, цифро-аналоговый преобразователь, усилитель мощности, акустическую систему, выход усилителя мощности, соединенный с акустической системой. В него введены генератор импульсов, блок постоянной памяти, схема управления, переключатель режимов, аналоговый фильтр.A device to scare biological objects, including rodents, contains a communication interface, a counter, a main memory block, a digital-analog converter, a power amplifier, an acoustic system, an output of the power amplifier is connected to the acoustic system. It is supplemented with a pulse generator, a permanent memory block, a control circuit, a mode switch, an analogous filter

Calculating converter “operation code- digital equivalent”

Обчислювальний перетворювач «робочий код - цифровий еквівалент» містить n-розрядний регістр, двійковий суматор, причому вхід n-розрядного регістра є входом перетворювача, а вихід двійкового суматора є виходом перетворювача. Введено блок керування, блок оперативної пам'яті, цифровий комутатор.Вычислительный преобразователь «рабочий код - цифровой эквивалент» содержит n-разрядный регистр, двоичный сумматор, причем вход n-разрядного регистра является входом преобразователя, а выход двоичного сумматора является выходом преобразователя. Введен блок управления, блок оперативной памяти, цифровой коммутатор.A calculating converter “digital equivalent-operation code” comprises an n-digit input register, a binary adder and input of n-digit input register is input of converter. A control unit, RAM, a digit commutation switch are incorporated

Calculating converter digit equivalent-operating code”

Обчислювальний перетворювач "цифровий еквівалент - робочий код" містить n-розрядний вхідний регістр, суматор, вихідний регістр, причому перший вихід n-розрядного вхідного регістра з'єднано з першим входом суматора. Введено цифровий комутатор, блок оперативної пам'яті, блок керування та цифрову схему порівняння.Вычислительный преобразователь "цифровой эквивалент - рабочий код" содержит n-разрядный входной регистр, сумматор, выходной регистр, причем первый выход n-разрядного входного регистра соединен с первым входом сумматора. Введен цифровой коммутатор, блок оперативной памяти, блок управления и цифровая схема сравнения.A calculating converter “digital equivalent- operating code” comprises an n-digit input register, an adder, output register and first input of n-digit input register is connected to fist input of the adder. A digit commutator, RAM, a control unit and a digit comparison circuit are incorporated