Integrating Reconfigurable Hardware-Based Grid for High Performance Computing

FPGAs have shown several characteristics that make them very attractive for high performance computing (HPC). The impressive speed-up factors that they are able to achieve, the reduced power consumption, and the easiness and flexibility of the design process with fast iterations between consecutive versions are examples of benefits obtained with their use. However, there are still some difficulties when using reconfigurable platforms as accelerator that need to be addressed: the need of an in-depth application study to identify potential acceleration, the lack of tools for the deployment of computational problems in distributed hardware platforms, and the low portability of components, among others. This work proposes a complete grid infrastructure for distributed high performance computing based on dynamically reconfigurable FPGAs. Besides, a set of services designed to facilitate the application deployment is described. An example application and a comparison with other hardware and software implementations are shown. Experimental results show that the proposed architecture offers encouraging advantages for deployment of high performance distributed applications simplifying development process

Gestión de la reconfiguración dinámica en dispositivos lógicos programables, basada en una arquitectura de objetos distribuidos.

La capacidad de modificación, en tiempo de ejecución, de parte de la arquitectura de un diseño implementado en un dispositivo lógico programable como las Field Programmable Gate Array (FPGA) abre novedosas posibilidades de diseño. Es posible modificar parte del mismo mientras el resto permanece en funcionamiento, esto es crear (insertar) o destruir (desalojar) componentes u objetos hardware en nuestro diseño, mientras el sistema está en ejecución. Esto significa que es posible modificar o actualizar el diseño a nuevas aplicaciones "sobre la marcha", sin necesidad de rediseño total del sistema ni de reconfiguración completa del dispositivo, solo aquellos componentes que vayan a ser modificados o reemplazados. Esta capacidad de reconfiguración por partes y en tiempo de ejecución, que llamaremos Reconfiguración Parcial Dinámica, permite una flexibilidad de diseño sin precedentes, en donde se conjugan varios factores: ¿ reducción del coste y tiempo del proceso de diseño, ¿ ahorro de área involucrada en la FPGA, ¿ reducción de consumo de potencia, ¿ posibilidad de adaptación de diseño a futuras versiones sin necesidad de rediseño total del nuevo sistema, ¿ incorporación de nuevas funcionalidades en el mismo espacio en tiempo de ejecución, de manera de cumplir con los requerimientos variables de las nuevas aplicaciones, (por ejemplo en telefonía móvil), Actualmente la reconfiguración dinámica se lleva a cabo de manera casi artesanal, altamente dependiente de la tecnología a utilizar y el diseño de sistemas dinámicamente reconfigurables o computación reconfigurable, como se la encuentra en la literatura, presenta una serie de problemas como los siguientes: ¿ cómo realizar el proceso de reconfiguración de manera eficiente (reducir latencia) ¿ cómo y cuándo detener/activar un componente (gestión de reconfiguración) ¿ cómo y dónde almacenar su estado (persistencia y asignación de memoria) ¿ cómo acceder al nuevo componente (localización) ¿ cómo lograr la integración de Ips ¿ cómo facilitar la migración de tareas ¿ cómo incorporación de nuevos componentes una vez desplegado el sistema (dinámica) En esta tesis se propone una solución integral, la cual es desarrollada y presentada como un conjunto de servicios que han sido diseñados para dar respuesta a cada uno de estos problemas. Este conjunto de servicios, integrados en uno general denominado Servicio de Reconfiguración Dinámica del Middleware (SRDM), es otorgado por una arquitectura que está construida sobre un sistema de comunicaciones inspirado en el paradigma de objetos distribuidos denominada Object Oriented Communication Engine (OOCE). Los objetivos concretos de la propuesta son los siguientes: - Proveer una gestión transparente del proceso de reconfiguración. (Detener componente a - Permitir una directa integración de objetos diseñados por terceros. - Proveer un manejo de la persistencia de estado eficiente y seguro. - Permitir la activación explícita e implícita de objetos, de forma local o remota. - Facilitar el proceso de migración de tareas. - Ofrecer servicios de mayor nivel a las aplicaciones/sistema operativo El SRDM es un servicio complejo que requiere el manejo de aspectos tales como reserva de memoria, instanciación física de objetos, manejo de tablas, transferencia de datos, etc. Para ello se propone el siguiente conjunto de servicios básicos que se añaden al modelo de comunicación: ¿ Servicio de Asignación/Reserva de Memoria (Memory Allocation Service) ¿ Servicio de Ubicación de objetos (Object Locator Service) ¿ Servicio de Factoría de Objetos (Object Factory Service). Además, se propone un modelo para el manejo de la persistencia de estado, que permite la continuación de ejecución de métodos de objetos que son reinsertados en el sistema y han sido previamente desalojados, y para facilitar el proceso de migración de tareas. Estos servicios son solicitados y manejados por un componente denominado Reconfiguration Controller (RController) el cual se encarga de la gestión del proceso de reconfiguración parcial dinámica. Este componente más los servicios descritos forman el Servicio de Reconfiguración Dinámica del Middleware. Aportaciones Las principales aportaciones realizadas en esta tesis son: a) La definición de un servicio de reconfiguración dinámica que ofrece las siguientes prestaciones: 1) Gestiona el proceso de manera eficiente tanto local como remotamente y reduce drásticamente el tiempo de reconfiguración. 2) Permite la incorporación dinámica de nuevos objetos al sistema una vez desplegado, que no fueron previstos durante el diseño del mismo, resolviendo inconvenientes tales como: a) proveer identidad única a los nuevos objetos, b) otorgarle su dirección base dentro del mapa de memoria del sistema, c) conocer el tamaño del estado de cada uno de estos nuevos objetos para reservar espacio en memoria, d) reservar este espacio de memoria y registrar su dirección base, e) registrar la dirección donde está almacenado el bitstream parcial correspondiente a cada objeto nuevo. Estos inconvenientes son resueltos a través de sus servicios de localización de objetos y de asignación dinámica de memoria. 3) Aumenta la capacidad del proceso de reconfiguración permitiendo su activación no solamente de manera explícita sino también implícitamente. 4) Provee un modelo de manejo de la persistencia eficiente y seguro, que permite detener y reiniciar la ejecución de los métodos de los objetos que se intercambian y facilita, además, la migración de tareas de un objeto a otro, Hw o Sw, en tiempo de ejecución, sin pérdida de datos ni de estados. 5) Ofrece una misma interfaz para los objetos en áreas estáticas y áreas reconfigurables. b) El SRDM a través de sus servicios de gestión del proceso de reconfiguración, integración de componentes, servicio de locación de objetos, el servicio de persistencia, servicio de activación explícita e implícita de objetos, servicio de migración de tareas, forma la base para la edificación de aplicaciones o la construcción de un sistema operativo distribuido de más alto nivel

Dense monocular Simultaneous Localization and Mapping by direct surfel optimization

This work presents a novel approach for monocular dense Simultaneous Localization and Mapping. The surface to be estimated is represented as a piecewise planar surface, defined as a group of surfels each having as parameters the position and normal. These parameters are directly estimated from the raw camera pixels measurements using a Gauss-Newton iterative process. The representation of the surface as a group of surfels has many advantages. First, it allows recovering robust and accurate pixel depths, without the need to use a computationally demanding depth regularization schema. This has the further advantage of avoiding the use of a physically unlikely surface smoothness prior. What is more, new surfels can be correctly initialized from the information present in nearby surfels, avoiding also the need to use an expensive initialization routine commonly needed in Gauss-Newton methods. The method was written in the GLSL shading language, allowing the use of GPU devices and achieve real-time processing. The method was tested on benchmark datasets, showing both its depth and normal estimation capacity, and its quality to recover the original scene. Results presented in this work showcase the usefulness of the more physically grounded piecewise planar scene depth prior, instead of the more commonly pixel depth independence and smoothness prior.Fil: Trabes, Emanuel. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Electrónica; Argentina. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - San Luis; ArgentinaFil: Avila, Luis Omar. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - San Luis; Argentina. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Informática. Laboratorio Investigación y Desarrollo en Inteligencia Computacional; ArgentinaFil: Dondo Gazzano, Julio Daniel. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Electrónica; ArgentinaFil: Sosa Paez, Carlos Federico. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Electrónica; Argentin

Facilitating Preemptive Hardware System Design Using Partial Reconfiguration Techniques

In FPGA-based control system design, partial reconfiguration is especially well suited to implement preemptive systems. In real-time systems, the deadline for critical task can compel the preemption of noncritical one. Besides, an asynchronous event can demand immediate attention and, then, force launching a reconfiguration process for high-priority task implementation. If the asynchronous event is previously scheduled, an explicit activation of the reconfiguration process is performed. If the event cannot be previously programmed, such as in dynamically scheduled systems, an implicit activation to the reconfiguration process is demanded. This paper provides a hardware-based approach to explicit and implicit activation of the partial reconfiguration process in dynamically reconfigurable SoCs and includes all the necessary tasks to cope with this issue. Furthermore, the reconfiguration service introduced in this work allows remote invocation of the reconfiguration process and then the remote integration of off-chip components. A model that offers component location transparency is also presented to enhance and facilitate system integration

Heterogeneous SoC-based acceleration of MPEG-7 compliance image retrieval process

With the growing amount of multimedial content over the internet and broadcast systems, mechanisms for efficient information organization, manipulation and transmission are becoming indispensable. Optimization of the multimedia search and retrieval processes is nowadays an important area of development due to the difficulty to browse, filter and manage that big amount of data. The adoption of the MPEG-7 standard has a significant importance to simplify the image retrieval process. However, performance issues are still relevant when the retrieval must be accomplished in real time. This work presents an innovative and efficient approach of a Content-Based Retrieval Process using metric spaces implemented in heterogeneous resources according to the demand of computational power. Several implementations were made and comparative results are shown evidencing the benefits of the proposed approach.Fil: Molina, Romina. Universidad Nacional de San Luis; ArgentinaFil: Dondo Gazzano, Julio Daniel. Universidad de Castilla-La Mancha; EspañaFil: Rincon, Fernando. Universidad de Castilla-La Mancha; EspañaFil: Gil Costa, Graciela Verónica. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - San Luis; Argentina. Universidad Nacional de San Luis; ArgentinaFil: Barba, Jesus. Universidad de Castilla-La Mancha; EspañaFil: Petrino, Ricardo. Universidad Nacional de San Luis; ArgentinaFil: Lopez, Juan Carlos. Universidad de Castilla-La Mancha; Españ

Hardware Acceleration of CBIR System with FPGA-Based Platform

Typical applications involving image retrieval processes demand a great amount of computation. The visual content of the images is extracted and represented by means of descriptor vectors of multidimensional characteristics. The image retrieval process consists of two tasks: (1) generation of database and indexing; and (2) the search process. The first task involves the construction of descriptor vectors. Then, an index is built upon the database to speed the search process. The second requires calculating a descriptor vector for the query image and computes the similarity search with the ones stored in the index. In this context, it is relevant to devise new algorithms and different parallel platforms that can reduce execution times. In particular, this work focuses on platforms with FPGAs based SoCs to present and evaluate a two stage system where the index is constructed off-line and the similarity search is executed on-line. Results show that the FPGA is 73% faster than a 2 Quad CPU to compute the descriptor vector of an image when using the Color Layout Descriptor of MPEG-7.Fil: Gil Costa, Graciela Verónica. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - San Luis; Argentina. Universidad Nacional de San Luis. Facultad de Ciencias Fisico Matematicas y Naturales. Departamento de Informatica; ArgentinaFil: Molina, Romina Soledad. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Física; ArgentinaFil: Petrino, Ricardo. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Física; ArgentinaFil: Sosa Paez, Carlos Federico. Universidad Nacional de San Luis. Facultad de Ciencias Físico Matemáticas y Naturales. Departamento de Física; ArgentinaFil: Printista, Alicia Marcela. Consejo Nacional de Investigaciones Científicas y Técnicas. Centro Científico Tecnológico Conicet - San Luis; Argentina. Universidad Nacional de San Luis. Facultad de Ciencias Fisico Matematicas y Naturales. Departamento de Informatica; ArgentinaFil: Dondo Gazzano, Julio Daniel. Universidad de Castilla-La Mancha; Españ