Etude des Corrélations entre Paramètres Statiques et Dynamiques des CAN en vue d'optimiser leur Flot de Test

P. FOUILLAT-Professeur–ENSEIRB-Président, rapporteur//J. L. HUERTAS-Professeur – Universidad de Sevilla, Espagne-Rapporteur//P. CAUVET-Responsable du Test–Philips Semiconductors, Caen-Examinateur //F. AZAIS-Chargée de recherche CNRS–Université de Montpellier II Examinateur //S. BERNARD-Chargé de recherche CNRS–Université de Montpellier II-Examinateur //Y. BERTRAND-Professeur–Université de Montpellier II-Directeur de thèse //D. DALLET-Maître de conférences – ENSEIRB Membre invité //M. RENOVELL-Directeur de recherche CNRS–Université de Montpellier II Membre invitéIndustrial testing of Analog-to-Digital Converters (ADCs) consists in evaluating the functional parameters of the component under test. By comparing the achieved performances to the tolerance limits given by the device specifications, the faulty instances can be separated from the fault-free ones. ADCs are characterized by two types of parameters: static and dynamic. Each set of parameters requires a dedicated test procedure (usually a statistical analysis and a spectral analysis, respectively). Consequently, the testing cost is becoming uppermost in the cost price of ADCs, and more generally of mixed-signal circuits. Therefore, reducing the ADC testing cost represents a critical issue for mixed-signal circuit testing. This thesis aims at studying whether a test procedure exclusively based on spectral analysis could lead to the evaluation of the whole set of ADC performances. We have hence investigated the correlations between static and dynamic parameters. The study is based on the simulation of an environment model for ADC testing. In a first approach, we have shown that each static error influence on the measured dynamic parameters is significant enough to allow redhibitory static errors detection through dynamic performance measurement. In a second step, we have evaluated the statistical efficiency to detect faulty instances for several alternative test flows using only spectral analysis. We have finally developed a software tool enabling one to adapt the statistical efficiency evaluation of each flow to a realistic test context.Le test industriel des Convertisseurs Analogique-Numérique (CAN) consiste à évaluer les paramètres fonctionnels du composant testé afin de les comparer aux limites de tolérance fixées par le cahier des charges. On distingue ainsi les circuits sains des circuits défectueux. Les paramètres caractéristiques d'un CAN sont de deux types : statiques et dynamiques. Chaque type de paramètre nécessite une procédure de test dédiée (en général une analyse statistique et une analyse spectrale respectivement), si bien que le coût du test devient prépondérant dans le prix de revient des CAN, et plus généralement des circuits mixtes analogiques et numériques. Ainsi, réduire le coût du test des CAN est un point critique dans le contexte du test des circuits mixtes. L'objectif de cette thèse est d'étudier la faisabilité d'une procédure de test uniquement basée sur l'analyse spectrale, permettant de tester l'ensemble des performances d'un CAN. A cette fin, nous avons fait une investigation des corrélations qui existent entre les paramètres statiques et dynamiques. L'étude repose sur la simulation d'un modèle d'environnement de test des CAN. Tout d'abord, nous montrons que l'influence de chaque erreur statique sur les paramètres dynamiques est suffisamment significative pour envisager de détecter les erreurs statiques rédhibitoires à travers la mesure des performances dynamiques. Ensuite, nous évaluons l'efficacité statistique de détection des circuits défectueux pour plusieurs flots de test alternatifs reposant seulement sur l'analyse spectrale. Nous avons enfin développé un outil qui permet d'adapter l'évaluation de l'efficacité statistique de chaque flot à un contexte de test réel

Etude des corrélations entre paramètres statiques et dynamiques des CAN en vue d'optimiser leur flot de test

MONTPELLIER-BU Sciences (341722106) / SudocSudocFranceF

Modélisation de défauts paramétriques en vue de tests statiques et dynamiques

Avec l'évolution de la densité d'intégration et la forte complexité des procédés de fabrication des circuits intégrés actuels, l'occurrence de défaillances non modélisables par de simples collages devient importante voire prépondérante. Cette thèse s'intéresse particulièrement à des défaillances dues à des défauts physiques. Au niveau du produit final, ces défaillances se traduisent soit par la mise en relation de deux noeuds indépendants dans le circuit sain, soit par la dégradation d'une interconnexion. Deux défauts paramétriques sont étudiés dans cette thèse. Il s'agit des circuits ouverts résistifs et des courts-circuits résistifs. La résistance a priori inconnue de ces défauts est le paramètre prépondérant de leur modélisation. La première partie s'intéresse particulièrement aux circuits ouverts résistifs. A partir d'une analyse électrique approfondie de leur comportement dynamique, un générateur automatique de vecteurs de test (ATPG) et un simulateur de fautes spécifiques sont développés. Dans la seconde partie, ce sont les courts-circuits résistifs qui sont analysés et un modèle mathématique représentant leur comportement dynamique est proposé et validé.MONTPELLIER-BU Sciences (341722106) / SudocSudocFranceF

Electrical Analysis of a Domino Logic Cell with GOS Faults

International audienceGate-Oxide Shorts (GOS) have an increasing impact on the integrated circuit production yield due to the reduction of the related dimensions. The detection of GOS is a challenging issue in the field of testing. This paper presents a detailed study of the impact of a GOS fault affecting a Domino logic circuit. Indeed, Domino logic specific clocked operating principle induces a different behavior from standard full CMOS cells under the effect of a GOS, which can enable GOS detection. Finally, some clues to enhance GOS detection in Domino cells are proposed

Electrical Behavior of GOS Faults in Domino Logic

International audienc

Guest Editorial Special Issue on Nanoelectronic Circuit and System Design Methods for the Mobile Computing Era

International audienc

On the Evaluation of ADC Static Parameters Through Dynamic Testing

International audienc

An Automatic Tool for Generation of ADC BIST Architecture

International audienc

Efficiency of Optimized Dynamic Test Flows for ADCs: Sensitivity to Specifications

International audienc