11 research outputs found
Frame Prefetching Cache using Multithreaded Frame Scheduling Information
์ํํธ์จ์ด ๋ฐฉ์ ๋ค์ค์ฐ๋ ๋ฉ ์ํ ๋ชจํ
์์๋ ์ปดํ์ผ๋ฌ์ ์ํด ์๊ฒฉ ์ ๊ทผ์ด ๊ตฌ๋ถ๋๊ณ , ๋น ๋ฅธ ๋ฌธ๋งฅ ์ ํ์ ํตํ์ฌ ๊ธด ์๊ฒฉ์ฐธ์กฐ ์ง์ฐ ์๊ฐ์ด ๊ฐ์ถ์ด์ง๋ ๋ฐฉ์์ด ์ฌ์ฉ๋๋ค. TAM ์ํ ๋ชจ๋ธ์์๋ ์ฐ๋ ๋์ ์ง์ญ ๋ฉ๋ชจ๋ฆฌ ์ ๊ทผ์ด ํ๋ ์์ด๋ผ๋ ์๋ฃ ๊ตฌ์กฐ๋ฅผ ํตํ์ฌ ์ผ์ด๋๋๋ฐ, ๋ณธ ๋
ผ๋ฌธ์์๋ ํ๋ ์ ๊ตฌ์กฐ๋ฅผ ์ํ ์บ์ฌ ๋ฉ๋ชจ๋ฆฌ๋ฅผ ๋์
ํ๊ณ , ์บ์ฌ ์คํจ์จ์ ์ค์ด๊ธฐ ์ํ์ฌ ๋ ๊ฐ์ง ๊ธฐ๋ฒ์ ์ ์ฉํ์๋ค. ์ฒซ ์งธ๋ ํ๋ ์ ์ค์ผ์ฅด๋ง ์ ๋ณด์ ๊ทผ๊ฑฐํ ์ ๋ฐ์
๋ฐฉ์์ด๊ณ , ๋ ์งธ๋ ํ๋ ์ ์์
์งํฉ์ ๊ฐ๋
์ ์ํด ํ๋ ์ ์คํ ์์๋ฅผ ๋ฐ๊พธ๋ ๊ฒ์ด๋ค. ๋ค์ค์ฐ๋ ๋ฉ ๋ฐฉ์ ์๋ฎฌ๋ ์ด์
์ ํตํ์ฌ ๋ฒค์น๋งํฌ ํ๋ก๊ทธ๋จ์ ๋ํ์ฌ ์บ์ฌ ์ฑ๋ฅ ์คํ์ ํ์์ผ๋ฉฐ, ์บ์ฌ ์คํจ์ ์์ธ์ ๋ถ๋ฅํ๊ณ ๋ถ์ํ์๋ค. ๋ณธ ๋
ผ๋ฌธ์์๋ ์ค์ผ์ฅด๋ง ์ ๋ณด์ ๊ทผ๊ฑฐํ ํ๋ ์ ์ ๋ฐ์
๋ฐฉ์์ด ์บ์ฌ ์คํจ์จ์ ์ค์ด๋ ๋ฐ ๋งค์ฐ ํจ๊ณผ์ ์์ ๋ณด์ด๋ฉฐ, ์์
ํ๋ ์ ์งํฉ์ ์ํ ํ๋ ์์ ์คํ ์์ ๋ณ๊ฒฝ์ ์ ๋ฐ์
๋ณด๋ค๋ ๋ ํจ๊ณผ์ ์์ ๋ณด์ธ๋ค. ; In a software-oriented multithreading execution model, the compiler identifies remote accesses and performs fast context switches to hide high access latency, In the TAM model of execution, threads access local memory through a data structure called a "frame". This paper introduces a cache memory architecture for frame structure and applies two techniques to reduce the cache miss ratio, One is frame prefetching, which is based on frame scheduling information, and the other is changing frame execution sequences by the working frame set concept. Multithreading simulation is performed using a set of benchmark programs and causes of cache misses are classified and analyzed. This paper shows the promising result that the frame prefetching based on scheduling information is very effective to reduce the cache miss ratio. But the effect of reordering the sequence of the frame execution is not so significant than the prefetching.๋ณธ ์ฐ๊ตฌ๋ ํ๊ตญ๊ณผํ์ฌ๋จ ํต์ฌ์ ๋ฌธ์ฐ๊ตฌ๊ณผ์ 951-0910-126-2์ ์ง์์ผ๋ก ์ํ๋์