2 research outputs found
Lazy transition systems and asynchronous circuit synthesis with relative timing assumptions
Journal ArticleThis paper presents a design flow for timed asynchronous circuits. It introduces lazy transitions systems as a new computational model to represent the timing information required for synthesis. The notion of laziness explicitly distinguishes between the enabling and the firing of an event in a transition system. Lazy transition systems can be effectively used to model the behavior of asynchronous circuits in which relative timing assumptions can be made on the occurrence of events. These assumptions can be derived from the information known a priori about the delay of the environment and the timing characteristics of the gates that will implement the circuit. The paper presents necessary conditions to generate circuits and a synthesis algorithm that exploits the timing assumptions for optimization. It also proposes a method for back-annotation that derives a set of sufficient timing constraints that guarantee the correctness of the circuit
Síntese de Circuitos Assíncronos com Conflitos: uma Abordagem baseada em Regiões
Doutoramento em Engenharia Electrónica e TelecomunicaçõesCircuitos assíncronos são uma área de investigação presentemente com um largo
número de pessoas envolvidas, quer na indústria quer nos meios académicos. Após
um longo período de actividade marginal, tópicos como especificação, análise, síntese
ou verificação merecem a atenção da comunidade científica. Uma média anual de
publicações superior a 100 durante a última década é disso mesmo uma prova.
A taxionomia habitual de circuitos assíncronos tem por base o modelo de atraso sob o
qual se assume aqueles funcionarem correctamente. A classe dos circuitos assíncronos
independentes da velocidade (speed independent asynchronous circuits), que estão
na base do trabalho apresentado nesta tese, assumem um atraso das portas lógicas
finito mas sem limite superior conhecido e um atraso dos fios de interconexão nulo
ou pelo menos desprezável face ao atraso das portas. A especificação nesta classe
é normalmente feita usando dois tipos de grafos: grafos de estados, um formalismo
tendo por base os estados do circuito, e grafos de transições de sinais, uma classe
de redes de Petri onde se descreve as relações de causalidade e concorrência entre
os eventos _ transições de sinais _ no circuito. Existem disponíveis ferramentas de
síntese automática de circuitos assíncronos independentes da velocidade, merecendo
Petrify a nossa especial referência.
Dois cenários não são contemplados por estas ferramentas, uma vez que infringem
uma condição necessária para a existência de uma solução puramente digital independente
da velocidade. Um é caracterizado pela existência de não-persistências
envolvendo sinais internos ou de saída, situação típica em árbitros e sincronizadores.
Uma metodologia de projecto é apresentada que permite a geração de uma solução
recorrendo ao uso de ferramentas de síntese para circuitos independentes da velocidade.
Um procedimento de transformação toma, à entrada, uma especificação contendo
não-persistências e fornece, à saída, um conjunto de componentes especiais,
que lidam com as não-persistências, e uma especificação apropriada para alimentar
a ferramenta de síntese.
Estabelece-se uma relação entre estados não persistentes e regiões concorrentes, que
actuam como secções críticas do sistema. Controlando o acesso a essas regiões,
por via da introdução de componentes especiais em hardware, parcialmente analógicos,
desempenhando o papel de árbitros, transferem-se os conflitos para os árbitros,
ficando o resto do circuito deles isento. Na metodologia proposta, toda a transformação toma a forma de um simples produto de sistemas de transições. Isto resulta
da possibilidade de representar os vários passos do procedimento de inserção dos árbitros
através de factores multiplicativos. O produto de sistemas de transições goza,
se visto em termos de isomorfismo e de grafo alcançável a partir do estado inicial,
das propriedades comutativa e associativa, pelo que a ordem de processamento é
irrelevante para o resultado final
O outro cenário corresponde à existência de não-comutatividades entre eventos de
entrada. O problema é analisado e diferentes abordagens para o ultrapassar são
apresentadas. Uma das abordagens aponta no sentido da transformação das não-comutatividades
em não-persistências, aplicando-se de seguida a metodologia desenvolvida
para estas. Uma outra abordagem sugere o controlo das não-comutatividades
por via da inserção de dispositivos específicos de arbitragem. A análise apresentada
deve ser aprofundada por forma a se definir a metodologia mais apropriada para a
resolução deste tipo de conflitos..Asynchronous circuits are a subject of research currently with a large number of
people involved, both from academy and industry. After a long period of time
of marginal activity, topics like speci_cation, analysis, synthesis, veri_cation have
deserve attention of the research community. An average of more then 100 papers
per year in the last decade in an evidence of that.
The common taxonomy of asynchronous circuits is based on the delay model under
which they are assumed to properly operate. The class of speed independent
asynchronous circuits, which assumes an unbounded gate delay model, that is, gates
have a _nite, no upper limited delay while wires interconnecting gates are assumed
to have negligible delays, underlies the work presented in this thesis. Speci_cations
are usually described using two types of graph models: state graphs, a state-based
formalism, and signal transition graphs, a class of Petri nets. Automatic synthesis
tools exist, with Petrify deserving our special attention.
Two scenarios in speci_cation are not accepted by these tools, because they infringe
a speed independent necessary condition. One is characterized by non-persistences
involving non-input signals, which are typical in arbiters and synchronizers. A design
methodology is presented that allows the use of existing speed independent tools to
derive an implementation for such speci_cations. A transformation procedure takes
a speci_cation with non-persistences at input and delivers both a net list of special
components managing the non-persistences and a speci_cation suitable to feed the
logic synthesis tool.
Non-persistences are modeled as exclusion relations among regions, which act like
critical sections of the system. Introducing special, partial analog components, acting
as arbiters, access to these regions are controlled, transferring the con_ict points to
the arbiters and leaving the remainder of the speci_cation free from con_icts. In the
proposed methodology the overall transformation takes the simple form of products of
transition systems. In the region-based model used, the several steps for the insertion
of an arbiter into the speci_cation can be represented as transition system factors.
Thus the product form can be achieved. Up to reachability and isomorphism, the
product of transition systems holds the commutative and associative properties. The
order of processing of di_erent non-persistences is thus irrelevant to the _nal result.
The other scenario corresponds to the existence of non-commutativities between input
events. The problem is analyzed and di_erent approaches to solve it are discussed.
One approach suggests the transformation of the non-commutativities into nonpersistences,
allowing for the subsequent application of the methodology developed
for non-persistences. Another approach suggests the control of non-commutativities
by means of the insertion of speci_c arbitration entities. Non-commutativities must
however be further analyzed in order to de_ne and develop a proper methodology to
solve this kind of con_icts