К вопросу синтеза генераторов модифицированных кодов с суммированием взвешенных информационных разрядов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел

Излагаются результаты, полученные автором в области синтеза генераторов контрольных векторов модифицированных кодов Бергера. Данные коды принадлежат к классу модифицированных модульно взвешенных кодов с суммированием. Приводятся общие структуры генераторов таких кодов, а также алгоритм построения генератора, позволяющий оптимизировать его структуру, сократив количество используемых функциональных элементов. Выводится формула подсчета общего количества двухвходовых логических элементов, необходимых для технической реализации генератора. Предложенный алгоритм синтеза генераторов является универсальным и может быть использован для построения генераторов любых модифицированных модульно взвешенных кодов с суммированием

Optimization of FPGA Based Neural Network Processor

Neural information processing is an emerging new field, providing an alternative form of computation for demanding tasks such as pattern recognition problems which are usually reserved for human attention. Neural network computation i s sought after where classification of input data is difficult to be worked out using equations or sets of rules. Technological advances in integrated circuits such as Field Programmable Gate Array (FPGA) systems have made it easier to develop and implement hardware devices based on these neural network architectures. The motivation in hardware implementation of neural networks is its fast processing speed and suitability in parallel and pipelined processing. The project revolves around the design of an optimized neural network processor. The processor design is based on the feedforward network architecture type with BackPropagation trained weights for the Exclusive-OR non-linear problem. Among the highlights of the project is the improvement in neural network architecture through reconfigurable and recursive computation of a single hidden layer for multiple layer applications. Improvements in processor organization were also made which enables the design to parallel process with similar processors. Other improvements include design considerations to reduce the amount of logic required for implementation without much sacrifice of processing speed

Метод определения функциональной зависимости рабочих выходов логических комбинационных схем от проявления монотонных ошибок

Structural dependences of the working outputs of logical combinational circuits were studied with the aim of subsequent identification of the type of possible errors. The types of manifested errors and the classification of the working outputs of logical combinational circuits are given. It is shown that the presence of an internal structural connection of discrete devices leads to an increase in the multiplicity of possible errors. The condition for determining the functional dependence of outputs on the manifestation of errors of the studied multiplicity is given. It is noted that out of the many types of errors, unidirectional errors can appear at the outputs of the circuits. A well-known method for determining unidirectionally dependent operating outputs of discrete device circuits is presented, which has a drawback. It is only necessary to pairwise compare each output with the rest of the whole set. For the convenience of the process of searching for such outputs, the author of the article proposed a new method for identifying unidirectionally dependent working outputs. This method differs from known methods in that it is applicable for any number of outputs, which requires much less time to search for the above outputs. It is shown that logical combinational circuits can have functional features, in which only unidirectional errors can appear at the working outputs. Therefore, a new method for identifying any number of unidirectionally independent operating outputs of combinational circuits has been proposed. It is shown that the methods proposed in the article for finding unidirectionally dependent and unidirectionally independent outputs of logical combinational circuits require simple mathematical calculations. In the Multisim, internal faults of the diagnosable circuits are simulated and all possible errors at the working outputs are fixed. According to the results of the experiments, the validity of the theoretical results obtained was also confirmed.В работе исследованы структурные зависимости рабочих выходов логических комбинационных схем с целью последующей идентификации вида возможных ошибок. Приведены виды возникающих ошибок и классификация рабочих выходов логических комбинационных схем. Показано, что наличие внутренней структурной связи дискретных устройств приводит к увеличению кратности возможных ошибок. Приводится условие определения функциональной зависимости выходов от проявления ошибок исследуемой кратности. Отмечено, что из множества видов ошибок, на выходах схем могут проявляться однонаправленные (монотонные) ошибки. Приведен известный метод определения монотонно зависимых рабочих выходов дискретных устройств и указан его недостаток, заключающийся в необходимости только попарного сравнения каждого выхода с остальными из целого множества. Для удобства процесса поиска подобных выходов автором статьи предложен новый метод идентификации монотонно зависимых рабочих выходов, отличающийся от известных методов тем, что данный метод применим для любого числа выходов, что требует значительно меньшего времени для поиска вышеприведенных выходов. Показано, что логические комбинационные схемы могут обладать функциональными особенностями, при которых на рабочих выходах могут проявляться только монотонные ошибки. Следовательно, предложен новый метод идентификации любого числа монотонно независимых рабочих выходов комбинационных схем. Показано, что предлагаемые в статье методы поиска монотонно зависимых и монотонно независимых выходов логических комбинационных схем требуют выполнения несложных математических вычислений. В программной среде Multisim смоделированы внутренние неисправности диагностируемых схем и зафиксированы все возможные ошибки на рабочих выходах. По результатам экспериментов также подтверждена справедливость полученных теоретических результатов

Метод определения функциональной зависимости рабочих выходов логических комбинационных схем от проявления монотонных ошибок

В работе исследованы структурные зависимости рабочих выходов логических комбинационных схем с целью последующей идентификации вида возможных ошибок. Приведены виды возникающих ошибок и классификация рабочих выходов логических комбинационных схем. Показано, что наличие внутренней структурной связи дискретных устройств приводит к увеличению кратности возможных ошибок. Приводится условие определения функциональной зависимости выходов от проявления ошибок исследуемой кратности. Отмечено, что из множества видов ошибок, на выходах схем могут проявляться однонаправленные (монотонные) ошибки. Приведен известный метод определения монотонно зависимых рабочих выходов дискретных устройств и указан его недостаток, заключающийся в необходимости только попарного сравнения каждого выхода с остальными из целого множества. Для удобства процесса поиска подобных выходов автором статьи предложен новый метод идентификации монотонно зависимых рабочих выходов, отличающийся от известных методов тем, что данный метод применим для любого числа выходов, что требует значительно меньшего времени для поиска вышеприведенных выходов. Показано, что логические комбинационные схемы могут обладать функциональными особенностями, при которых на рабочих выходах могут проявляться только монотонные ошибки. Следовательно, предложен новый метод идентификации любого числа монотонно независимых рабочих выходов комбинационных схем. Показано, что предлагаемые в статье методы поиска монотонно зависимых и монотонно независимых выходов логических комбинационных схем требуют выполнения несложных математических вычислений. В программной среде Multisim смоделированы внутренние неисправности диагностируемых схем и зафиксированы все возможные ошибки на рабочих выходах. По результатам экспериментов также подтверждена справедливость полученных теоретических результатов

Reliability-energy-performance optimisation in combinational circuits in presence of soft errors

PhD ThesisThe reliability metric has a direct relationship to the amount of value produced by a circuit, similar to the performance metric. With advances in CMOS technology, digital circuits become increasingly more susceptible to soft errors. Therefore, it is imperative to be able to assess and improve the level of reliability of these circuits. A framework for evaluating and improving the reliability of combinational circuits is proposed, and an interplay between the metrics of reliability, energy and performance is explored. Reliability evaluation is divided into two levels of characterisation: stochastic fault model (SFM) of the component library and a design-specific critical vector model (CVM). The SFM captures the properties of components with regard to the interference which causes error. The CVM is derived from a limited number of simulation runs on the specific design at the design time and producing the reliability metric. The idea is to move the high-complexity problem of the stochastic characterisation of components to the generic part of the design process, and to do it just once for a large number of specific designs. The method is demonstrated on a range of circuits with various structures. A three-way trade-off between reliability, energy, and performance has been discovered; this trade-off facilitates optimisations of circuits and their operating conditions. A technique for improving the reliability of a circuit is proposed, based on adding a slow stage at the primary output. Slow stages have the ability to absorb narrow glitches from prior stages, thus reducing the error probability. Such stages, or filters, suppress most of the glitches generated in prior stages and prevent them from arriving at the primary output of the circuit. Two filter solutions have been developed and analysed. The results show a dramatic improvement in reliability at the expense of minor performance and energy penalties. To alleviate the problem of the time-consuming analogue simulations involved in the proposed method, a simplification technique is proposed. This technique exploits the equivalence between the properties of the gates within a path and the equivalence between paths. On the basis of these equivalences, it is possible to reduce the number of simulation runs. The effectiveness of the proposed technique is evaluated by applying it to different circuits with a representative variety of path topologies. The results show a significant decrease in the time taken to estimate reliability at the expense of a minor decrease in the accuracy of estimation. The simplification technique enables the use of the proposed method in applications with complex circuits.Ministry of Education and Scientific Research in Liby

Синтез самопроверяемых комбинационных устройств на основе кодов с эффективным обнаружением симметричных ошибок

The methods of fault-tolerant coding are often used in the designing of reliable and safety components of automatic control systems: both in the data transmission between system nodes, and at the level of hardware and software architecture. The redundant coding is widely used in the management of combinational logic devices control. In this case, codes, which are oriented to the error detection rather than correction of this, are in use. Such features of codes make it possible to implement the checkable automation systems with acceptable redundancy, which does not exceed the redundancy in the situation of duplication using. The paper highlights the method of the synthesis of self-checking combinational devices, which makes it possible to take into account the features of the source devices architecture, as well as the properties of error detection by redundant codes in solving the problem of the synthesis of technical means for diagnosis. The paper gives the basic information on the theory of the checkable digital systems synthesis on the basis of redundant codes with summation. The basic stages of the analysis of the diagnosis objects topologies are determined with the selection of groups of outputs — groups of structurally and functionally symmetrically independent devices outputs. The formulas are given to determine the presence or the absence of a symmetrical dependence of the diagnosis object outputs. The example illustrating the calculation process is given. The main stages of the analysis of the redundant codes application in the error detection on the functionally symmetric dependent outputs are formulated. The algorithm of the synthesis of the self-checking combinational devices with taking into account the object of diagnosis structure features and the redundant codes properties is proposed.При создании надежных и безопасных компонентов систем автоматического управления часто используются методы помехоустойчивого кодирования — как при передаче данных между узлами системы, так и на уровне архитектуры аппаратных и программных средств. Широко применяется избыточное кодирование при организации контроля комбинационных логических устройств. При этом используются коды, ориентированные именно на обнаружение, а не исправление ошибок. Такие особенности кодов позволяют реализовывать контролепригодные системы автоматики с приемлемой избыточностью, не превышающей избыточности при использовании дублирования. В статье освещается метод синтеза самопроверяемых комбинационных устройств, позволяющий учитывать при решении задачи синтеза технических средств диагностирования особенности архитектуры исходных устройств, а также свойства обнаружения ошибок избыточными кодами. Даются базовые сведения из теории синтеза контролепригодных дискретных систем на основе избыточных кодов с суммированием. Определены ключевые этапы анализа топологий объектов диагностирования с выделением специальных групп выходов — групп структурно и функционально симметрично независимых выходов устройств. Приводятся формулы, позволяющие установить наличие или отсутствие симметричной зависимости выходов объекта диагностирования. Дается пример, иллюстрирующий процесс вычислений. Сформулированы основные этапы анализа применения избыточных кодов при выявлении ошибок на функционально симметрично зависимых выходах. Дан алгоритм синтеза самопроверяемых логических устройств с учетом особенностей структуры объекта диагностирования и свойств избыточных кодов

Способ построения семейства кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах

The research results of the methods for formation of separable sum codes with the minimum number of undetectable errors in data vectors are presented. A formula for counting the number of undetectable errors in data vectors and codes family properties are given. A universal method for formation of such codes is shown, which makes it possible for each value of the data vector length to obtain a whole family of codes that also have different distributions of undetectable errors by type and multiplicity. An example of codes formation, methods for analyzing characteristics, code comparison are presented. A method for synthesizing coders of developed sum codes is suggested. Изложены результаты исследований способов построения разделимых кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах. Приведены формулы подсчета числа необнаруживаемых ошибок в информационных векторах и свойства данного класса кодов. Представлен универсальный способ построения таких кодов, дающий для каждого значения длины информационного вектора возможность получения целого семейства кодов, обладающих к тому же различными распределениями необнаруживаемых ошибок по видам и кратностям. Приведены примеры построения кодов, методология анализа их характеристик, а также дано сравнение кодов между собой. Предложен метод синтеза кодеров разработанных кодов с суммированием

Introduction to Logic Circuits & Logic Design with Verilog

The overall goal of this book is to fill a void that has appeared in the instruction of digital circuits over the past decade due to the rapid abstraction of system design. Up until the mid-1980s, digital circuits were designed using classical techniques. Classical techniques relied heavily on manual design practices for the synthesis, minimization, and interfacing of digital systems. Corresponding to this design style, academic textbooks were developed that taught classical digital design techniques. Around 1990, large-scale digital systems began being designed using hardware description languages (HDL) and automated synthesis tools. Broad-scale adoption of this modern design approach spread through the industry during this decade. Around 2000, hardware description languages and the modern digital design approach began to be taught in universities, mainly at the senior and graduate level. There were a variety of reasons that the modern digital design approach did not penetrate the lower levels of academia during this time. First, the design and simulation tools were difficult to use and overwhelmed freshman and sophomore students. Second, the ability to implement the designs in a laboratory setting was infeasible. The modern design tools at the time were targeted at custom integrated circuits, which are cost- and time-prohibitive to implement in a university setting. Between 2000 and 2005, rapid advances in programmable logic and design tools allowed the modern digital design approach to be implemented in a university setting, even in lower-level courses. This allowed students to learn the modern design approach based on HDLs and prototype their designs in real hardware, mainly fieldprogrammable gate arrays (FPGAs). This spurred an abundance of textbooks to be authored, teaching hardware description languages and higher levels of design abstraction. This trend has continued until today. While abstraction is a critical tool for engineering design, the rapid movement toward teaching only the modern digital design techniques has left a void for freshman- and sophomore-level courses in digital circuitry. Legacy textbooks that teach the classical design approach are outdated and do not contain sufficient coverage of HDLs to prepare the students for follow-on classes. Newer textbooks that teach the modern digital design approach move immediately into high-level behavioral modeling with minimal or no coverage of the underlying hardware used to implement the systems. As a result, students are not being provided the resources to understand the fundamental hardware theory that lies beneath the modern abstraction such as interfacing, gate-level implementation, and technology optimization. Students moving too rapidly into high levels of abstraction have little understanding of what is going on when they click the “compile and synthesize” button of their design tool. This leads to graduates who can model a breadth of different systems in an HDL but have no depth into how the system is implemented in hardware. This becomes problematic when an issue arises in a real design and there is no foundational knowledge for the students to fall back on in order to debug the problem