Codes convolutionnels à temps variant quasi apériodiques

Éléments de la théorie du codage de canal -- Canal AWGN -- Codage aléatoire -- Principales techniques de codage -- Codes en blocs linéaires -- Codes convolutionnels -- Codes en graphes -- Codes convolutionnels à variant quasi apériodiques -- Algorithme de Viterbi adaptatif -- Analyse des codes CTV-QA systématique -- Codeurs catastrophiques -- Analyse des codes CTV-QA non systématiques -- Introduction aux codes convolutionnels à temps variant quasi apériodiques récursifs systématiques -- Propriétés des CTV-QA-RS -- Simulation des codes CTV-QA-RS de taux de codage 1/2

Codes convolutionnels doublement orthogonaux récursifs : analyse et recherche des nouveaux codes, évaluation des performances

Les bases du codage -- Une communication numérique -- Codes convolutionnels simplement orthogonaux -- Codes Convulutionnesl récursifs systématiques -- Théorie des codes convolutionnels doublement orthogonaux non récursifs -- Décodage à seuil itératif -- Codes convultionnels doublement orthogonaux au sens large -- Codes convolutionnels orthogonaux au sens strict -- Construction des nouveaux codes R -- CSO2 -- WS -- Performances d'erreur obtenues par simulations -- Construction de nouveaux codes R -- CSO2C -- SS -- Simulations

Étude des cycles des codes correcteurs d'erreurs LDPC et convolutionnels doublement orthogonaux

Les codes correcteurs d'erreurs -- Système de communication numérique -- Codes conventionnels -- Codes en bloc -- Représentation des codes sous formes de graphes -- Introductions aux codes LDPC -- Représentation graphique des codes en bloc -- Les classes de code LDPC -- Construction des codes LDPC -- Algorithme de décodage Somme-Produit -- Théorie des cycles et algorithmes -- Problématique du comptagede cycles -- Algorithme d'exploration d'arbres -- Algorithme d'exploration des graphes de Tanner -- comptage élaboré des cycles -- Méthode d'optimisation de matrice de parité (PER) -- Étude du cycle minimum moyen des codes LDPC -- Étude du nombre de cycles des LDPC par l'algorithme PER -- Comparaison des codes PEG et PER -- Les cycles et les codes CSO2C -- Mise à l'écart des codes récursifs -- Analyse cyclique des codes CSO2C -- Recherche d'irrégularité dans les codes doublement orthogonaux -- Étude du CMM

Conception et prototypage de décodeurs à seuil itératif à haut débit

Codage de canal -- Système de communication numérique -- Principe du codage correcteur d'erreur -- Les codes LDPC -- Les codes Turbo -- Les codes CDO -- Notions matérielles -- La technologie FPGA -- Les FPGA de la famille Virtex-II pro de Xilinx -- Délai critique d'un circuit numérique -- Stratégie de resynchronisation d'un circuit numérique -- Environnement d'évaluation des performances d'erreur du DSI -- Décodeur à seuil itératif à haut débit des codes CDO -- Architecture du décodeur à seuil -- Le pondérateur -- Les registres à décalage -- Technique de pipelinage du décodeur -- Stratégie de resynchronisation du décodeur -- Emplacements des étages de pipeline -- Capacité de pipelinage d'un codeur CDO -- Implémentation des composants pipelinés -- Système de communication adapté aux codes perforés -- Gestionnaire d'horloge -- Endoceur perforé -- Décodeur à seuil itératif adapté aux codes perforés -- Recherche de générateurs des codes PCDO à taux compatibles et à haute capacité de pipelinage -- Codes convolutionnels doublement orthogonaux à multi-registres à décalage -- Définition des codes M-CDO -- Simplification des codes M-CDO -- Représentation vectorielle des différences simples et doubles -- Simplification des conditions de la définition des codes M-CDO -- Décodeur à seuil itératif à haut débit de codes M-CDO -- Les registres à décalage -- Le noyau de logique combinatoire -- Pipelinage du décodeur à seuil des codes M-CDO -- Nombre d'emplacements des étages de pipeline -- Capacité de pipelinage d'un générateur de codes M-CDO -- Recherche des meilleurs générateurs de codes M-CDO -- Notations utilisées -- Comparaison des délais des deux architectures du pondérateur -- Choix de la résolution interne du décodeur -- Pipelinage du décodeur à seuil -- Influence de l'architecture du registre à décalage élémentaire -- Exemple de pipelinage d'un décodeur à seuil des codes M-CPDO -- Prototypage du DSI des codes PCDO à taux compatibles -- Simulation du gestionnaire d'horloge -- Résultats expérimentaux du DSI des codes PCDO à taux compatibles -- Influence de la potection quasi-EEP sur les performances -- Comparaison des codes doublement orthogonaux

Efficient Methods for Finding Optimal Convolutional Self-Doubly Orthogonal Codes

Résumé: Au cours des dernières années, la hausse sans précédent du nombre d'ultrabooks et d'appareils mobiles s'est accompagnée d'un besoin toujours croissant d'accès aux technologies permettant des communications sans-fil fiables et à haut débit. Pour atténuer ou éliminer les erreurs induites par les interférences et le bruit dans les canaux de communication, il est important de développer des systèmes de codage efficaces pour la correction d'erreurs. En effet, lors de communications de données numériques sur un canal ayant un faible rapport signal sur bruit, ces codes permettent de conserver un taux d'erreur faible tout en augmentant le débit des transmissions et/ou en diminuant la puissance d'émission requise. Ceci contribue grandement à améliorer l'efficacité énergétique de ces dispositifs électroniques sans-fil et, ainsi, à prolonger leur autonomie. Dans cette thèse par articles, nous présentons un algorithme de recherche efficace pour trouver deux types de codes correcteurs d'erreur: les codes convolutionnels doublement orthogonaux (CDO) et les codes convolutionnels doublement orthogonaux simplifiés (S-CDO). En effet, ces codes sont utilisés dans un système de contrôle d'erreurs ayant un décodage à seuil itératif différent de la procédure de décodage Turbo classique, puisqu'il ne nécessite aucun entrelaceur, ni à l'encodage, ni aux étapes de décodage. Néanmoins, son processus de décodage à seuil nécessite que ces codes convolutionnels systématiques satisfassent des propriétés dites de « double orthogonalité », allant au-delà des conditions requises par les codes « simplement orthogonaux », bien connus et habituellement utilisés lors d'un décodage à seuil non-itératif. Afin de pouvoir construire des codecs à haute performance et à faible latence avec ces codes, il est important de minimiser leur longueur de contrainte ou « span » pour un nombre J de connexions donné. Bien que trouver des codes CDO et S-CDO ne soit pas difficile, déterminer les codes ayant un span minimal (dit optimal) pour un ordre J donné est mathématiquement très complexe. En effet, la construction directe de codes CDO / S-CDO à span court/optimal reste un problème ouvert et qui est soupçonné d'être NP-complet. Cette thèse présente un total de trois articles: deux articles publiés dans IEEE Transactions on Communications et un article soumis au journal IEEE Transactions on Parallel and Distributed Systems . Dans ces articles, nous décrivons un nouvel algorithme de recherche parallèle, efficace et implicitement-exhaustif pour trouver des codes CDO et S-CDO systématiques, à taux R=1/2 et ayant un span plus court, voire minimal, c.à.d. optimal. Comparé à l'algorithme de recherche implicitement-exhaustif de référence, l'algorithme de recherche à haute performance proposé reste exhaustif mais fournit un facteur d'accélération très important, supérieur à 16300 pour les codes CDO (J=7) et supérieur à 6300 pour les codes S-CDO (J=8).----------Abstract: In recent years, the rise of ultrabooks and mobile devices has been accompanied by an ever increasing need for reliable high-bandwidth wireless communications. To mitigate or eliminate the errors that are invariably introduced due to noise and interference in the communication channels, it is important to develop efficient error-correcting coding schemes. Indeed, these codes may be used to preserve the error performance while allowing the data-rate of digital communications to be increased and the transmission power at lower signal-to-noise ratios to be reduced, thereby improving the overall power efficiency of these devices. In this manuscript-based thesis, we present an efficient search algorithm for finding optimal/short-span Convolutional Self-Doubly Orthogonal (CDO) codes and Simplified Convolutional Self-Doubly Orthogonal (S-CDO) codes. These error-correcting codes are employed in an iterative error-control coding scheme that differs from the classical Turbo code procedure, as it does not require any interleaver, neither at the encoding nor at the decoding stages. However, its iterative threshold decoding procedure requires that these systematic convolutional codes satisfy some “double orthogonality properties”, beyond those of the well-known orthogonal codes used in the usual non-iterative threshold decoding. In order to build high-performance, low-latency codecs with these codes, it is important to minimize the constraint length, also called “span”, for a given number J of generator connections. Although finding CDO/S-CDO codes is not difficult, determining the optimal/short-span codes for a given order J is computationally very challenging. The direct construction of optimal or shortest-span CDO and S-CDO codes has so far eluded analysis, and the search for these codes is believed to be an NP-complete problem. The thesis presents a total of three articles: two articles that were published in IEEE Transactions on Communications , and one article that was submitted for publication to IEEE Transactions on Parallel and Distributed Systems . In these articles, we describe a novel efficient and parallel implicitly-exhaustive search algorithm for finding rate R=1/2 systematic optimal/short-span CDO and S-CDO codes. The high-performance search algorithm is still exhaustive in nature, yet it provides an impressive speedup that is larger than 16300 (CDO, J=7) and 6300 (S-CDO, J=8) over the reference implicitly-exhaustive search algorithm, and larger than 2000 (CDO, J=17) over the fastest known CDO validation function used in high-performance pseudo-random search algorithms