Tolerancia a fallos en sistemas de memoria compartida distribuida

A medida que es necesario más poder de cálculo, aumenta la demanda de sistemas con múltiples procesadores, pero su desventaja es la programación que requiere gran esfuerzo y habilidad. Debido a esto, gran parte de su éxito depende del paradigma de programación que ofrezcan estos sistemas. Hay distintos métodos para mejorar la eficiencia y facilitar el uso de los sistemas paralelos, uno de estos es la memoria compartida distribuida (MCD). Una memoria distribuida compartida es una abstracción que presenta un solo espacio de direcciones compartidos por un número de procesadores. Cualquier procesador puede acceder a los espacios de memoria directamente. Los administradores de mapeo de memoria implementan el mapeo entre las memorias locales y el espacio de direcciones compartido. Además de mapear, una de las principales responsabilidades de los administradores es mantener la coherencia todo el tiempo. Un sistema de memoria compartida distribuida es atractivo desde el punto de vista del programador, debido a que simplifica varios aspectos en los desarrollos de aplicaciones. Sin embargo. a medida que el número de componentes crece, la probabilidad de fallas del sistema se incrementa en la misma medida. Un sistema de MCD es robusto o tolerante a fallas si soporta la supervivencia a fallos de la aplicación de usuario. El mecanismo puede ser transparente a la aplicación o puede proveer un conjunto de primitivas para que la aplicación los utilice. Para implementar un sistema de MCD completamente confiable éste debe preservar una imagen consistente de la memoria compartida (los datos globales) y proveer mecanismos para que cada aplicación sea recuperada de forma consistente (estados de los procesos y datos privados). Distinguiremos entre: recuperables; que son los sistemas que aunque sobrevivan a fallos pueden tener inconsistencias; y confiables; que son los que garantizan consistencia e integridad.Eje: Procesamiento Concurrente, paralelo y distribuido. RedesRed de Universidades con Carreras en Informática (RedUNCI

Tolerancia a fallos en sistemas de memoria compartida distribuida

A medida que es necesario más poder de cálculo, aumenta la demanda de sistemas con múltiples procesadores, pero su desventaja es la programación que requiere gran esfuerzo y habilidad. Debido a esto, gran parte de su éxito depende del paradigma de programación que ofrezcan estos sistemas. Hay distintos métodos para mejorar la eficiencia y facilitar el uso de los sistemas paralelos, uno de estos es la memoria compartida distribuida (MCD). Una memoria distribuida compartida es una abstracción que presenta un solo espacio de direcciones compartidos por un número de procesadores. Cualquier procesador puede acceder a los espacios de memoria directamente. Los administradores de mapeo de memoria implementan el mapeo entre las memorias locales y el espacio de direcciones compartido. Además de mapear, una de las principales responsabilidades de los administradores es mantener la coherencia todo el tiempo. Un sistema de memoria compartida distribuida es atractivo desde el punto de vista del programador, debido a que simplifica varios aspectos en los desarrollos de aplicaciones. Sin embargo. a medida que el número de componentes crece, la probabilidad de fallas del sistema se incrementa en la misma medida. Un sistema de MCD es robusto o tolerante a fallas si soporta la supervivencia a fallos de la aplicación de usuario. El mecanismo puede ser transparente a la aplicación o puede proveer un conjunto de primitivas para que la aplicación los utilice. Para implementar un sistema de MCD completamente confiable éste debe preservar una imagen consistente de la memoria compartida (los datos globales) y proveer mecanismos para que cada aplicación sea recuperada de forma consistente (estados de los procesos y datos privados). Distinguiremos entre: recuperables; que son los sistemas que aunque sobrevivan a fallos pueden tener inconsistencias; y confiables; que son los que garantizan consistencia e integridad.Eje: Procesamiento Concurrente, paralelo y distribuido. RedesRed de Universidades con Carreras en Informática (RedUNCI

Recoverable Distributed Shared Memory Under Sequential and Relaxed Consistency

Coordinated Science Laboratory was formerly known as Control Systems LaboratoryOffice of Naval Research / N00014-90-J-1270 and N00014-91-J-1283National Aeronautics and Space Administration / NASA NAG 1-61

Relaxing Consistency in Recoverable Distributed Shared Memory

Relaxed memory consistency models tolerate increased memory access latency in both hardware and software distributed shared memory systems. In recoverable systems, relaxing consistency has the added benefit of reducing the number of checkpoints needed to avoid rollback propagation. In this paper, we introduce new checkpointing algorithms that take advantage of relaxed consistency to reduce the performance overhead of checkpointing. We also introduce a scheme based on lazy relaxed consistency, that reduces both checkpointing overhead and the overhead of avoiding error propagation in systems with error latency. We use multiprocessor address traces to evaluate the relaxed consistency approach to checkpointing with distributed shared memory. 1 Introduction Several parallel architectures use distributed shared memory to avoid the programming complexities of message passing. A distinguishing feature of these architectures is the distribution of memory across many processing nodes connected ..