Implementación hardware de algoritmos criptográficos para RFID

El primer objetivo de nuestro proyecto es realizar una selección de distintos algoritmos matemáticos utilizados en los protocolos de seguridad que utiliza la tecnología RFID. En nuestro caso estudiaremos las distintas maneras de realizar estas operaciones mediante distintos algoritmos, con el objeto de obtener una estimación en cuanto al espacio que podría ocupar el algoritmo y cuál sería su tiempo de ejecución, y poder realizar comparaciones para poder obtener las mejores propiedades de los algoritmos seleccionados. Para implementar nuestros algoritmos, utilizaremos el lenguaje de programación de Hardware VHDL. Con lo que el segundo objetivo de nuestro proyecto, es implementar en el lenguaje de programación de Hardware, VHDL, los distintos algoritmos seleccionados para realizar las diferentes operaciones matemáticas. Una vez implementado los algoritmos en el lenguaje de programación VHDL, debemos realizar las diferentes pruebas para poder ver las diferentes características que da cada algoritmo. Para ello hemos decidido trabajar sobre hardware reprogramable, específicamente sobre la tecnología FPGA. Hemos decidido realizar el proyecto de esta forma y no sobre los propios simuladores y sintetizadores de estas etiquetas RFID y sus circuitos integrados. Esto se debe a que el objeto de nuestro proyecto es realizar una estimación cualitativa, con lo que un sistema reprogramable en hardware del tipo FPGA nos daría los suficientes datos para en un futuro poder realizar una implementación real en sus propios circuitos integrados específicos para las etiquetas RFID, sabiendo de antemano que algoritmos han de ser utilizados según se busquen las distintas especificaciones necesarias , ya sean requerimientos de tiempo de ejecución, o requerimientos de espacio. De esta manera de trabajar sacamos otro dos objetivos de nuestro proyecto, en primer lugar, ver que es posible crear estos algoritmos sobre un sistema de FPGA, es decir, que realmente son sintetizables. Como cuarto objetivo comparar las distintas características que arrojan cada uno de estos algoritmos. Una vez analizado todos los datos pasamos al último objetivo de nuestro proyecto, ver cuál de los algoritmos seleccionados es más adecuado para poder realizar en el futuro un sistema RFID real, comparando su área y su tiempo de ejecución.Ingeniería Técnica en Electrónic

Implementación hardware de algoritmos criptográficos para RFID

En este proyecto queremos realizar un sistema para la encriptación de los datos enviados a través de la tecnología RFID, de modo que los datos que sean enviados estén encriptados y no sea posible su manipulación. La aplicación para la que se quiere realizar la encriptación es para las tarjetas tags. Estas tarjetas envían información a un receptor u otras tarjetas a través de señales de radio frecuencia., esa información enviada es la que se quiere proteger encriptando estos datos. En la primera parte del proyecto hemos descrito aspectos básicos del sistema RFID. A la vez se ha mostrado un ejemplo de protocolo de encriptación de datos (Protocolo SLAP). Seguidamente se ha realizado una introducción al lenguaje VHDL haciendo un repaso por la evolución que ha tenido este lenguaje en la historia. En la segunda parte del proyecto nos hemos centrado en la implementación de los algoritmos de multiplicación modular. En un principio se han realizado las implementaciones de multiplicación: clásico, combinacional y karatsuba-ofman. De estos tres multiplicadores se ha descartado la implementación combinacional debido a la excesiva área que llega a ocupar para número de bits elevados. Las implementaciones clásico y karatsuba necesitaban de algoritmos de reducción, los cuales se han implementado dos algoritmos de reducción de barret denominados barret1 y barret2, de estos, se ha descartado el de barret1 debido al elevado tiempo que puede llegar a tardar, por tanto se ha decidido que a las implementaciones de multiplicación clásico y karatsuba se le añadirá la implementación de barret2 para obtener la multiplicación modular. De los algoritmos de multiplicación modular directa se ha realizado las implementaciones de Montgomery y Buckley. Una vez comparado los resultados de estos dos algoritmos se ha decidido que la implementación basada en el algoritmo de Montgomery era más eficaz debido al factor Área x Tiempo. Posteriormente se realizado la implementación de un generador de números aleatorios, Blum Blum & Shub, en este generador de números aleatorios hemos simulado el funcionamiento de las implementaciones de multiplicación modular previamente elegidas: clásico+barret2, karatsuba+barret2 y Montgomery. Una vez visto el comportamiento de estos circuitos en el generador de números aleatorios hemos descartado en un principio la implementación clásico debido a que no era la que menos tiempo tardaba ni tampoco la que menos área ocupaba. De las otras dos implementaciones restantes, la de karatsuba era la que menos tiempo tardaba mientras que la implementación de Montgomery ocupaba menos, por tanto se ha comparado estas dos en un factor Área x Tiempo y se ha podido comprobar que este factor era mejor para la implementación de Montgomery que para la basada en el algoritmo de Karatsuba-ofman. Por tanto podemos concluir que la mejor implementación para realizar el algoritmo de Multiplicación Modular para el caso de nuestra aplicación (tags para la tecnología RFID) es la implementación basada en el algoritmo de Montgomery.Ingeniería Técnica en Electrónic